当前位置：文档之家 › 数字电路PPT 第四章 组合逻辑电路

数字电路PPT 第四章 组合逻辑电路

  • 格式：ppt
  • 大小：3.18 MB
  • 文档页数：111

下载文档原格式

  / 111

合集下载

数字电路组合逻辑电路ppt课件

数字电路组合逻辑电路ppt课件

一、普通编码器
任何时刻只允许 输入一个编码信 号，否则输出将 发生混乱。
3位二进制（8线－3线）编码器 12
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
10000000000
01000000001
00100000010
00010000011
00001000100
00000100101
9
3.交通信号灯的正常工作状态与故障状态
10
4.设计一个路灯控制电路，要求实现 的功能是：当总电源开关闭合时，安装 在三个不同地方的三个开关都能独立地 将灯打开或熄灭；当总电源开关断开时， 路灯不亮。
11
4.3 若干常用组合逻辑电路
4.3.1 编码器
编码：将一组信号按一定规律编码，每 一组代码都有确定的含义。 编码器：实现编码功能的逻辑电路。
29
30
4.3.3 数据选择器
在多路数据传送过程中， 能够根据需要将其中任意
输 入 数
一路挑选出来的电路，叫 据
做数据选择器，也称为多
路选择器或多路开关。
选择控制信号
31
采用CMOS传输门结构的数据选择器CC14539
32
33
双4选1数据选择器74LS153
34
用两个4选1数据选择器接成的8选1数据选择器
4.2.1 组合逻辑电路的分析方法 分析步骤：
1. 由逻辑图逐级写出各输出端的逻辑表达式 2. 化简（最简与或式）和变换各逻辑表达式 3. 列出真值表 4. 根据真值表和逻辑表达式对电路进行分析， 并确定电路的功能
3
4
5
4.2.2 组合逻辑电路的设计过程
设计步骤： 1.逻辑抽象:分析问题的因果关系，确

第4章组合逻辑函数.ppt

第4章组合逻辑函数.ppt

Y4 ( A2 A1A0 ) m4
Y1 ( A2 A1A0 ) m1
Y5 ( A2 A1A0 ) m5
Y2 ( A2 A1A0 ) m2
Y6 ( A2 A1A0 ) m6
Y3 ( A2 A1A0 ) m3
Z13’输出低电平
43
4. 二进制译码器的主要特点 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出)
与非门(反变量输出)
44
二、二－十进制译码器 输入端：4 输出端：10
二-十进制译码器的输入是十进制数的4位二进制
编码（BCD码），分别用A3、A2、A1、A0表示；输
出的是与10个十进制数字相对应的10个信号，用
① 确定输入变量不同取值时功能是否满足要求； ② 变换电路的结构形式(如：与或 与非-与非)； ③ 得到输出函数的标准与或表达式，以便用 MSI、
LSI 实现； ④ 得到其功能的逻辑描述，以便用于包括该电路的系
统分析。
8
逻辑图
出从 逐输 1 级入 写到 出输
逻辑表
达式
化 简
2
最简与或
表达式
Y1 ( AB) Y2 (BC)
Y
Y3 (CA)
1
Y (Y1Y2Y3) (( AB)(BC)(CA))
2
Y AB BC CA9来自最简与或 表达式3
真值表
4
电路的逻 辑功能
Y AB BC CA
3
当输入A、B、
0
C中有2个或3
0
个为1时，输 出Y为1，否则
0 1
4
输出Y为0。所 以这个电路实
Y0 ((DB)(DC)) DB DC

数字电路 第四章组合逻辑电路课件

数字电路 第四章组合逻辑电路课件

优先级别从 I9 至 I0 递降
逻辑表达式
Y3 I 9 I 9 I 8 I 9 I 8 Y2 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I I I I I I I I I I I I 9 8 7 9 8 6 9 8 5 9 8 4 Y1 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I9 I8 I 7 I9 I8 I 6 I9 I8 I5 I 4 I3 I9 I8 I5 I 4 I 2 Y0 I 9 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 9 I 8 I 7 I 8 I 6 I 5 I 8 I 6 I 4 I 3 I 8 I 6 I 4 I 2 I1
1进行逻辑抽象1分析事件的因果关系确定输入变量和输出变量2定义逻辑状态的含义3列出真值表2写出逻辑函数式3选定器件类型将逻辑函数变换为适当形式4画出逻辑电路连接图不是必需的设计者人为选定原因结果一般为最简与或表达式真值表电路功能描述设计一个楼上楼下开关的控制逻辑电路来控制楼梯上的路灯使之在上楼前用楼下开关打开电灯上楼后用楼上开关关灭电灯
真值表
Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0

04 第四章 组合逻辑电路 (pp58)PPT课件

04 第四章 组合逻辑电路 (pp58)PPT课件

a
a
1
2
组合逻辑
yy12
an
电路
ym
逻辑函数
y1 f1(a1a2 an ) y2 f2 (a1a2 an ) ym fm (a1a2 an )
4.2 组合逻辑电路的分析和设计
逻辑电路
分析 设计
逻辑功能
分析：逻辑图转换为逻辑式 设计：从功能需求出发，得到逻辑电路
4.2 组合逻辑电路的分析和设计
利用无关项（约束项）化简得到的逻辑表达式：
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
8线-3线优先编码器
➢ 任何时刻，允许多个输入端为高电平； ➢ 多个信号同时输入时，只输出优先级最高的信号的编码
输
入
输出
设I7优先权最高…I0优先权最低
SS1S2S3
编
码 输
Yi(Smi)
出 端
✓ mi 为A0A1A2 的最小项
编
✓ 74HC138也被称为最
码
小项译码器
输
入
端
用两片3线-8线译码器接成4线-16线译码器
问题：两片3线-8线译码器有6个代码输入端，6个 片选控制端，怎样实现4个代码输入端？
？
代 码 输 入 端
第1片工作时，第2片禁止：第1片输出8种电平组合 第2片工作时，第1片禁止：第2片输出8种电平组合
，有独立的数据输入和输出端 数
，有独立的附加控制端。
据
输
每个数据选择器，通过给定的 入
不同地址代码，即可从4个输 端
入数据中，选出一个
数据选择器：从一组输入数据中选出一个来
000000 10110
000000 01111

【全文】组合逻辑电路ppt

【全文】组合逻辑电路ppt

列出真值表
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
ABCD WXYZ ABCD WXYZ
0000 0001 0010 0011 0100
0011 0100 0101 0110 0111
0101 0110 0111 1000 1001
4、功能评述
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
即：
输入
输出
2、 化简输出函数表达式 目得:① 简单、清晰地反映输入与输出之间得逻辑关系; ② 简化电路结构,获得最佳经济技术指标。
3、 列出输出函数真值表 真值表详尽地给出了输入、输出取值关系,能直观地
半加器已被加工成小规模集成电路, 其逻辑符号如右图所示。
思考:可用 何种芯片实现？
例3 分析下图所示组合逻辑电路,已知输入为8421码, 说明该电路功能。
解 写出该电路输出函数表达式
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
根据二进制加法运算法则可列出全加器得真值表如下表
所示。
Ai Bi Ci-1
1000 1001 1010 1011 1100
功能: 8421码转换成余3码！
4、3 组合逻辑电路设计

《组合逻辑电路》PPT课件

《组合逻辑电路》PPT课件

Y1
Y0
19
2-4译码器 功能表
E
A B
2-4 译码器
YYYY3210
E
E AB 0 00 0 01
Y3 Y2 Y1 Y0 1110 1101
0 10 1 0 1 1
Y3=A B E=M3 E B A Y2=A B E=M2 E Y1=A B E=M1 E Y0=A B E=M0 E
0 11 0 1 1 1 1 ** 1 1 1 1
X3
Y2
X2
X1
Y1
X0 EO
精选ppt
X3 4-2
X2 编
Y2
X1 码
X0 器
Y1
E0
X3 X2 X1 X0 Y1 Y0 EO 1111 00 0 1110 00 1 1101 01 1 1011 10 1 0111 11 1
10
74LS148 8-3优先编码器
精选ppt
11
74LS148 8-3优先编码器
1 E A B C D精选ppt
08 91 120 131 142 153 164 175
74LS138(H)
E1 E21 E22 A B C
25
74LS139 DUAL 2-4译码器
0123
74LS139
E AB
0123
74LS139
E AB
精选ppt
26
用2-4译码器实现4-16译码器
0123
精选ppt
Ei 0 1 2 3 4 5 6 7
15
74LS147 10-BCD编码器
• 输入1~9, 低有效 • 输出为0~9的BCD码, 低有效 • 无有效输入时输出0的BCD码 • 是优先编码器, 9的优先级最高 • 问题: 可否作为8-3优先编码器? 如果可以,

数电课件第四章 组合逻辑电路讲解

将有特定含义的输入信号编成不同(bù tónɡ)代码输出的 组合逻辑电路，称为编码器。
在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一条 信号线出现高电平时，表示一个特定的含义事件发生，时常需 要对此进行编码，以通知系统；而出现低电平时表示正常，无 特殊情况发生。这是对高电平编码，信号线出现高电平时，称 为高电平有效（信号有效），出现低电平成为信号无效。
精品资料
一种(yī zhǒnɡ)技巧性方法
X1AB,XC 2ABC Y2A BAC BC Y1X1X2Y2
Y2 BC
A
00 01 11 10
0
1
1
111
Y1 BC
A
00 01 11 10
0
1
1
11
1
精品资料
X1 BC
A
00 01 11 10
0
1
1
X2 BC
A
00 01 11 10
0
111
11111
第四章 组合(zǔhé)逻辑电路
4.1 概述(ɡài shù) 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结
精品资料
4.1概述(ɡài shù)
组合逻辑电路特点：输出只与当前的输入情况有关，与以前 (yǐqián)的输入输出无关。结构上从输出到输入没有反馈回路。 （无记忆）
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×

数字电子技术基础组合逻辑电路ppt课件


通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，

4课件-04.1组合逻辑电路分析 数字电路课件


13
信息学院
step3.化简：F(ABC)ABC ABCABC ABCABC
step4.填写真值表，由真值表知，当A=B=C=0或 A=B=C=1时，电路输出为1，可知该电路具有：
1.作为“不一致检测电路”，当输入不一致时，输出为0； 2.可靠性检测，三个设备同时工作（正常都为0），若有 一个设备坏，则输出为1，进行报警。 （是否可能三个设备同时坏？几率很小。) 例如：飞机为双发动机、供电系统的主备用机……）
11
真值表
ABC
Y
000
1
001
1
010
1
011
1
100
1
101
1
110
0
111
0
信息学院
电路的逻辑功能
电路的输出Y只与输入A、B有 关，而与输入C无关。Y和A、B的 逻辑关系为：A、B中只要一个为0， Y=1；A、B全为1时，Y=0。所以 Y和A、B的逻辑关系为与非运算的 关系。
用与非门实现
YABAB
A
&
Y
B
C
12
例3：分析如下电路图的功能
信息学院
பைடு நூலகம்＆ P2
解：step1.电路中
哟那些元器件？
（三个与门、一个 A 与非门、一个或非 B
＆ P1
＆ P3 1
F
门）
B
step2.列出逻辑 C
表达式。
＆
P4
P1 ABC
P2AP1A ABC
P3 B P1 B ABC P4CP1CABC
F P2 P3 P4
14
练习：分析如下电路图的功能
信息学院
AB
A

数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件


-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

F A B
（4-8）
例：分析下图的逻辑功能。
A M =1 B 0 1 1
& 3 1 & 2
& 4
F
1
被封锁
（4-9）
被封锁
A M =0 B 1 0 1
& 2
1
& 4
F
& 3
选通电路
（4-10）
将来的你一定会感谢现在拼命努 力的你。。。
（4-11）
§4.3 组合逻辑电路设计
任务 要求 最简单的 逻辑电路
逻辑状态表见下页
（4-23）
an 0 0 0 0 1 1 1 1
bn 0 0 1 1 0 0 1 1
cn-1 0 1 0 1 0 1 0 1
sn 0 1 1 0 1 0 0 1
cn 0 0 0 1 0 1 1 1
sn ( an b n a n bn )c n1 ( a n b n anbn )cn1
S AB AB A B
C AB
C 0 0 0 1
S 0 1 1 0
（4-21）
逻辑图 A B

逻辑符号 S
=1
A B
&
半 加 器
S C
C
（4-22）
（2）全加器：
相加过程中，既考虑加数、被加数又考 虑低位的进位位。 an---加数；bn---被加数；cn-1---低位的进 位；sn---本位和；cn---进位。
Y0 A2 A1 A0 m0
Y1 A2 A1 A0 m1 Y2 A2 A1 A0 m2 Y3 A2 A1 A0 m3
Y4 A2 A1 A0 m4 Y5 A2 A1 A0 m5
Y6 A2 A1 A0 m6 Y7 A2 A1 A0 m7
（4-38）
除与现时输入有 关外还与原状态 有关
（4-3）
§ 4.2 组合逻辑电路分析 电路 结构 分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 输入输出之间 的逻辑关系
2.用逻辑代数或卡诺图对逻辑表达式进行 化简。 3.列出输入输出状态表并得出结论。
（4-4）
例：分析下图的逻辑功能。
A B
A
&
AB
&
1S
1A0 1A1 1Y 0 1Y 1 1Y 2 1Y 3
1S
1A0 1A1 1Y 0 1Y 1 1Y 2 1Y 3 GND
一片139中含两个2-4译码器
（4-35）
例：利用线译码器分时将采样数据送入计算机。
总 线
三态门
EA
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1Y 2
2-4线译 码器
C
Y3
D
A0 A1
A1 X 0 0 1 1
A0 X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
“—”表示低电平有效。
（4-34）
74LS139管脚图
U cc
2S
2A0 2A1 2Y 0 2Y 1 2Y 2
2Y 3
2S
2A0 2A1 2Y 0 2Y 1 2Y 2 2Y 3
分析步骤：
1.指定实际问题的逻辑含义，列出真值 表，进而写出逻辑表达式。
2.用逻辑代数或卡诺图对逻辑表达式进 行化简。 3.列出输入输出状态表并画出逻辑电路 图。
（4-12）
例：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。
（1Байду номын сангаас二进制译码器
将n种输入的组合译成2n种电路状态。 也叫n---2n线译码器。
译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号
（4-32）
2-4线译码器74LS139的内部线路
&
Y3
A1
&
& &
Y2
输出
Y1
A0
输入
控制端
Y0
S
（4-33）
74LS139的功能表
S
1 0 0 0 0
1.首先指明逻辑符号取“0”、“1”的含义。 三个按键A、B、C按下时为“1”，不按时为 “0”。输出量为 F，多数赞成时是“1”，否 则是“0”。 2.根据题意列出逻辑状态表。
（4-13）
逻辑状态表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3.画出卡诺图：
F 0 0 0 1 0 1 1 1
（4-14）
用卡诺图化简
BC 00 A 0 0
1
01
11
1 1
AC
10
BC
0 1
0 1
AB
0
F AB BC CA
（4-15）
4.根据逻辑表达式画出逻辑图。
F AB BC CA
A B
& & 1
C
F
&
（4-16）
若用与非门实现
F AB BC CA
A1 X 0 0 1 1
A0 X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
从功能表可知：
Y 0 A0 A 1 A0 A1 Y 1 A0 A 1 A0 A1 Y 2 A0 A1 A0 A1
Y 3 A0 A1
3线－8线译码器74LS138的功能表
输入 输出 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x x x x 1 1 1 1 1 1 1 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0
an bn
s a n b n anbn
所以：
sn sc n1 scn1
cn scn1 anbn
（4-25）
逻辑图
a
n b n
逻辑符号
半 加 器
an
半 加 器 Scn-1
sn
1
Cn-1
bn cn-1
全 加 器
sn
cn
cn
（4-26）
全加器SN74LS183的管脚图 14 Ucc 2an 2bn
A B
&
A B
&
F
&
A B B
F A B A A B B
A B A A B B
A B A A B B A B A B （ ） （ ）
（4-7）
真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 0
异或门
=1
相同为“0” 不同为“1”
2cn-1
2cn
2sn
SN74LS183
1
1an
1bn 1cn-11cn 1sn GND
（4-27）
应用举例：用一片SN74LS183构成两位串行 进位全加器。 D2
sn
C
cn
D1 sn
串行进位
an bn cn-1 A2
全加器
an bn cn-1
全加器
cn
B2
A1
B1
（4-28）
其它组件：
SN74LS183---四位串行进位全加器。
（4）任何位相加都产生两个结果：本位和、 向高位的进位。
（4-19）
（1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表
A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 S 0 1 1 0
（4-20）
真值表
A 0 0 1 1 B 0 1 0 1
A B A B
F
&
A B
B
F A B A B A B A B A B A B
（4-5）
真值表
A 0 0 1 1 B 0 1 0 1 F 1 0 0 1
同或门
=
相同为“1” 不同为“0”
F A B
（4-6）
例：分析下图的逻辑功能。
&
A B A
Z1 Y 1 Y 2
Z2 Y 0 Y 3
Z2
1
Z1
1
Y1 Y2 Y3 S A0 A0
（4-43）
接线图
Y0 A1 A1
n-2n 线译码器，包含了n变量所有的 最小项。加上或门或与非门，可以 组成任何形式的输入变量小于n的组 合逻辑函数。
（4-44）
• 74LS138能否可以实现全加器功能？怎么 实现？
电子技术 数字电路部分
第四章
组合逻辑电路
（4-1）
第四章 组合逻辑电路
§ 4.1 § 4.2 § 4.3 § 4.4 § 4.5
概述 组合逻辑电路分析 利用小规模集成电路设计组合电路 几种常用的中规模组件 利用中规模组件设计组合电路