当前位置：文档之家 › 第三章_组合逻辑电路

第三章_组合逻辑电路

  • 格式：ppt
  • 大小：6.71 MB
  • 文档页数：146

下载文档原格式

  / 146

合集下载

第三章 组合逻辑电路的概念与原理及实际应用

第三章 组合逻辑电路的概念与原理及实际应用

3.2.2 二-十进制编码器 下面介绍74LS147二-十进制(8421)优先编码器。74LS147编码器 有9个输入端( I 1～ I 9 )，有4个输出端( Y3Y2 Y1Y0 )。 其引脚排列及逻辑符号图如图3.7所示。
第三章：组合逻辑电路
图3.7 74LS147优先编码器
第三章：组合逻辑电路
第三章：组合逻辑电路
2. 数据选择器的应用 由74LS151数据选择器的逻辑函数表达式可知，当使能端 有效时，将地址输入、数据输入代替逻辑函数中的变量 来实现一个三变量的逻辑函数。
第三章：组合逻辑电路
【例3-4】试用74LS151八选一的数据选择器实现逻辑函数 Y= ABC+ A B 。 解：将逻辑函数变换成最小项表达式为 Y= ABC + A B = ABC + A BC + A B C = m0 +m1 + m6 因为八选一数据选择器的输出逻辑函数表达式为 Y= A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1 A0 D3 + A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 +A2 A1 A0 D7 = m0 D0+m1 D1+ m2 D2 + m3 D3 + m4 D4 + m5 D5+m6 D6 + m7 D7 A2、 A1和A0 用A、B、C来代替，则有： 因此，如果将上式中的 D2 D3 D4 D5 D7 0 ，如图3.14所示，可画出该逻辑 D0 D1 D6 1， 函数的逻辑图。
第三章：组合逻辑电路
由表3.6可知，当3个使能输入端 ，且 时，74LS138译码器才 工作；否则译码器不工作。74LS138译码器正常工作时，输出端 与输入端的逻辑函数关系为

03A第三章-组合逻辑电路PPT课件

03A第三章-组合逻辑电路PPT课件

.
15
例1：试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。
它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车 进出。
解：1）由题意进行逻辑抽象。 输入变量及逻辑状态定义：
有无特快正准备进出站定义为变量A。A=1表示有特快正准备进出站， 反之A=0
同理，将有无直快和慢车正准备进出站分别定义为变量B、C
2. 列出真值表
3. 确定逻辑功能： 奇校验电路
ABC 000 001 010 011 100 101 110 111
.
ZAB L(ABC)
0
0
0
1
1
1
1
0
1
1
1
0
0
0
0
1
5
例3 已知电路如图所示，试分析该电路的逻辑功能。
&
P2
A B
&
P1
P3
F
Байду номын сангаас
C
&
>=1
P4
&
.
6
解：1.根据逻辑电路图写出逻辑表达式
（1）若组合电路已经给定，一般要求对其进行分析
（2）若组合电路只给出功能要求，一般要对其进行设计
.
2
3.1 组合逻辑电路的分析
分析目的： 说明给定电路的逻辑功能
分析步骤： (1) 由逻辑电路图写出逻辑表达式；
(2) 化简和变换各逻辑表达式；
(3) 列出真值表；
(4) 据真值表和表达式对逻辑电路进行分析，
组合电路分类：
按逻辑功能特点，可分为：加法器、比 较器、编码器、译码器、数据选择器、 数据分配器、只读存储器等等

第三章 组合逻辑电路

第三章 组合逻辑电路

B
0 0 1 1 0 0 1 1
C
0 1 0 1 0 1 0 1
X
0 1 1 0 1 0 0 1
Y
0 0 0 1 0 1 1 1
X ABC ABC ABC ABC
Y ABC ABC ABC ABC
X ABC ABC ABC ABC A( BC BC ) A( BC BC ) A( B C ) A( B C ) A B C
二 二-十进制编码器
1. 84 21 B C D 码 编 码 器
输 入 I 0 (I 0 ) Y3 0 0 0 0 0 0 0 0 1 1 输 Y2 0 0 0 0 1 1 1 1 0 0 出 Y1 0 0 1 1 0 0 1 1 0 0 Y0 0 1 0 1 0 1 0 1 0 1
真值表
1 (I 1 ) 2 (I 2 ) 3 (I 3 ) 4 (I 4 ) 5 (I 5 ) 6 (I 6 ) 7 (I 7 ) 8 (I 8 ) 9 (I 9 )
1、3位二进制编码器
输 输入 Y2 I0 0 0 0 0 1 1 1 1
出 Y1 0 0 1 1 0 0 0 1 Y0 0 1 0 1 0 1 0 1
真 值 表
I1 I2 I3 I4 I5 I6 I7
输输 出入 3 8 位个 二互 进斥 制的 代信 码号
逻辑表达式
Y2 I 4 I 5 I 6 I 7 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 I 2 I 3 I 6 I 7
当两个或两个以上裁判判明成功，并且其中有一个为主
裁判时，表明成功的灯才亮。
分析
2
1
设定变量、状态赋值

第三章 组合逻辑电路

第三章 组合逻辑电路
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =

数电 第3章 组合逻辑电路

数电 第3章 组合逻辑电路
0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110
0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100
3.2 组合逻辑电路的分析与设计
3.2.1 组合逻辑电路的分析 1．组合逻辑电路分析的任务 最终得到组合逻辑电路的逻辑功能
2．SSI组合逻辑电路分析方法
逻辑图
化简
函数式 真值表
（（11））由由逻逻辑辑电电路路图图逐逐级级写写出出逻逻辑辑表表达达式式，，最最终终写写出出各各输输出出 的的逻逻辑辑表表达达式式。。
3.1 概述
数字电路按逻辑功能可分为两大类：
1.组合逻辑电路 2.时序逻辑电路
Y=((AB)' (AC)' (BC)')'
图3-1 组合逻辑电路
在组合逻辑电路(Combinatory logic circuit)中，任意 时刻的输出只取决于该时刻的输入，与电路原来的状态无关。
图3-2 非组合逻辑电路
第3章 组合逻辑电路 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001
0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110
函数式、逻辑图或真值表等均能描述，以函数式为例：
图3-3 组合逻辑电路框图
Y1 f1( X1, X2 , , X n ) Y2 f2 ( X1, X2 , , X n ) Ym fm ( X1, X2 , , Xn )

数字电子技术 第三章 组合逻辑电路

数字电子技术 第三章 组合逻辑电路

2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。

第三章组合逻辑电路

第三章组合逻辑电路
第三章组合逻辑电路
（一）二进制译码器
八个译码输出的逻辑表达式：
每一个输出都对应着一种输入状态的组合， 所以也叫做状态译码器。
第三章组合逻辑电路
2． 3线-8线译码器 74HC138
1
第三章组合逻辑电路
利用74HC138的使能端E 2
，可以扩展译码器输入
的变量数。74HC138构成的4线-16线译码器。
第三章组合逻辑电路
74HC138所构成的八路数据分配器的逻辑框图
第三章组合逻辑电路
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数进行 比较，用来比较两组数字的电路称为数字比较器。只比较两组数 字是否相等的数字比较器称同比较器。不但比较两组数是否相等， 而且还比较两组数的大小的数字比较器称大小比较器或称数值比 较器。下面只介绍数值比较器。
第三章组合逻辑电路
共阴极半导体7段数码管BS201
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
共阳极LED数码管
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积小， 可靠性高，寿命长（大于一万小时），响应速度快（优于10ηs）， 颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大， 工作电流一般为几毫安至几十毫安。
三位二进制编码器 a) 示意图 b) 内部原理图
第三章组合逻辑电路
三位二进制编码器真值表
三位二进制编码器有八个输入端（可与八个开关或其它逻 辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。 三个编码器输出的逻辑表达式为：
第三章组合逻辑电路

第三章 组合逻辑电路PPT课件

第三章 组合逻辑电路PPT课件
或非门同样可组成实现各种逻辑功能的逻辑电 路。所以，或非门也是一种通用门。
10
3 、 “与或非” 门
"与或非"门也是一种通用门。
仅当每一个“与项”均为0时，才能使F为1， 否则F为0。
11
4、" 异或 " 门
“ 异或 ” 运算是一种特殊的逻辑运算 , 用符号 表示.
变量A、B取值相同，F为0；变量A、B取值相异，F为1。
24
25
3.3组合逻辑电路的分析
分析的任务：根据给定的组合电路，写出逻辑函数表 达式，并以此来描述它的逻辑功能，确定输入与输出 的关系，必要时对其设计的合理性进行评定。
分析的一般步骤： 第一步： 写出给定组合电路的逻辑函数表达式 第二步： 化简逻辑函数表达式 第三步： 根据化简的结果列出真值表 第四步： 功能评述
“ 同或 ” 运算用符号 表示， 逻辑表达式为：
变量A、B取值相同，F为1；变量A、B取值相异，F为0。
由于同或实际上是异或之非，所以实际应用中通常 用异或门加非门实现同或运算。
12
3.2逻辑函数的实现
函数的表现形式和实际的逻辑电路之间有着对 应的关系，而实际逻辑电路大量使用 “ 与 非 ” 门、 “ 或非 ” 门、 “ 与或非 ” 门 等。
1、“ 与非 ” 门
使用 “ 与非 ” 门可以实现 “ 与 ” 、 “ 或 ” 、 “ 非 ”3 种基本运算 , 并可构 成任何逻辑电路 , 故称为通用逻辑门。
只要变量有一个为0，则函数F为1；仅当变 量全部为1时，函数F为0。
9
2、 “ 或非 ” 门
只要变量中有一个为1，则函数F为0；仅当变 量全部为0时，函数F为1。
闭合 不闭合
闭合 闭合

第3章 组合逻辑电路(数电)

第3章 组合逻辑电路(数电)

第3章 组合逻辑电路
I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 1 1 1 1 1 1 1 1 1 & & & & Y3 Y2 Y1 Y0
图3.7 二-十进制编码器
第3章 组合逻辑电路 由图3.7可以写出各输出逻辑函数式为:
Y3 I 9 I 8 Y2 I 7 I 6 I 5 I 4 Y1 I 7 I 6 I 5 I 4 Y0 I 9 I 7 I 5 I 3 I1
3.1.1 组合逻辑电路的分析方法 组合逻辑电路的特点： （１） 输出、输入之间没有反馈延迟通路。 （２） 电路中不含记忆元件。 图3.1是利用74LS148编码器监控8个房间的防盗报 警编码电路 。
第3章 组合逻辑电路
低电平有效的传感器 1 2 3 4 5 6 7 8 89C51 10 11 12 13 1 2 3 4 5 I0 I1 I2 I3 I4 I5 I6 I7 S 74LS148 9 A B 7 C 6 YEX 14 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 空 微控制器 INT 0 反相驱动器 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 74LS240 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 LED显示器 a b c d e f g dp
第3章 组合逻辑电路 例 1 分析如图3.2所示组合逻辑电路的功能。 解
（1） 写出逻辑表达式：
Y1 A B Y2 A B Y3 AB C Y A B AB C
第3章 组合逻辑电路 （2） 化简：
Y A B AB C AB ABC AB AC BC

第3章 组合逻辑电路

第3章 组合逻辑电路

F
&
&
&
&
A
B
C
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数（一个数，如果除了一和他本身还有 别的因数，这样的数叫做合数，与之相对的是质数）。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数 (4 、 6 、 8、 9) 时，输出 F 为 1，否则 F为 0。
毛刺
使用卡诺图判断一个组合逻辑电路是否存在着 竞争冒险的一般步骤是： • 先画出该电路逻辑函数的卡诺图； • 然后在函数卡诺图上画出与表达式中所有乘积项 相对应的卡诺圈； • 如果图中有相切的卡诺圈，则该逻辑电路存在着 竞争冒险。（“0”冒险是1构成的圈，“1”冒险是 0构成的圈。
所谓卡诺圈相切即两个卡诺圈之间存在不被同一卡 诺圈包含的相邻最小项。
产生冒险的原因
A
1
≥1
F=A+A=1 理想情况
以例说明
A A
F 实际情况
造成冒险的原因是由于A和 A到达或门的时间不同。
再举一例 A C B
1 & BC & AC ≥1
A B F=AC+BC C C AC BC F
(分析中略去与门和或门的延时）
产生冒险的原因 ： 电路存在由非门产生的互补信 号，且互补信号的状态发生变化 时有可能出现冒险现
有公用项
经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。
多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。

第3章组合逻辑电路 ppt课件.ppt

第3章组合逻辑电路 ppt课件.ppt
判断电路的逻辑功能。
例3-1
➢试分析图3-2所示电路的逻辑功能。
A1
1
解: ⑴由图3-2写出逻 & F3 辑表达式
& F2
F0 A1 A0
A0
1
& F1 & F0
F1 A1 A0 F2 A1 A0
/3/16
东北大学信息学院
8
例3-1
F0 A1 A0 F1 A1 A0
CI
=1
S
& ≥1 1 CO
3.1组合逻辑电路特点及表示方法
➢电路结构特点：
仅由门电路组成； 电路中无记忆元件，输入输出之间无反馈。
A =1 B
CI
=1
S
& ≥1 1 CO
3.1组合逻辑电路特点及表示方法
➢组合逻辑电路的表示方法有：
函数表达式
真值表或功能表
逻辑图
卡诺图
A =1
工作波形图 B
=1
CI & ≥1
F2 A1 A0
F3 A1 A0
⑵列出真值表 表3-1 例3-1真值表
2021/3/16
A1 A0 F0 F1 F2 F3
0 0 1000
0 1 01 0 0
1 0 0010
1 1 0001
东北大学信息学院
9
例3-1
➢⑶确定逻辑功能：
表3-1 例3-1真值表
A1 A0
00 01 10 11
F0 F1 F2 F3
⑵列出真值表
⑶确定逻辑功能
A1 A0
F
00
D0
01
D1
10
D2
11
D3
202➢1/3/电16 路具有选择数东北据大学信输息学入院 功能。

第三章 组合逻辑电路

第三章 组合逻辑电路

第三章组合逻辑电路•3.1概述•3.2组合逻辑电路的分析方法和设计方法•3.3若干常用的组合逻辑电路•3.4组合逻辑电路中的竞争－冒险现象返回3.1 概述•图3.1.1组合逻辑电路举例•图3.1.2组合逻辑电路的框图返回图3.1.1 组合逻辑电路举例返回图3.1.2 组合逻辑电路的框图返回3.2 组合逻辑电路的分析方法和设计方法•图3.2.1 例3.2.1的电路•图3.2.2 组合逻辑电路的设计过程•图3.2.3 交通信号灯的正常工作状态与故障状态•图3.2.4 例3.2.2的逻辑图之一•图3.2.5 例3.2.2的逻辑图之二•图3.2.6 例3.2.2的卡诺图•图3.2.7 例3.2.2的逻辑图之三返回图3.2.1 例3.2.1的电路返回图3.2.2 组合逻辑电路的设计过程返回返回图3.2.3 交通信号灯的正常工作状态与故障状态返回返回返回图3.2.6 例3.2.2的卡诺图返回图3.2.7 例3.2.2的逻辑图之三返回3.3 若干常用的组合逻辑电路（一）•图3.3.1 3位二进制（8线－3线）编码器的框图•图3.3.2 3位二进制编码器•图3.3.3 8线－3线优先编码器74LS148的逻辑图•图3.3.4 用两片74LS148接成的16线－4线优先编码器•图3.3.5 二－十进制优先编码器74LS147的逻辑图•图3.3.6 3位二进制（3线－8线）译码器的框图•图3.3.7 用二极管与门阵列组成的3线－8线译码器•图3.3.8 用与非门组成的3线－8线译码器74LS138•图3.3.9 用两片74LS138接成的4线－16线译码器•图3.3.10 二－十进制译码器74LS42•图3.3.11 半导体数码管BS201A（a）外形图（b）等效电路下页返回3.3 若干常用的组合逻辑电路（二）•图3.3.12 液晶显示器的结构及符号•（a ）未加电场时（b ）加电场以后（c ）符号•图3.3.13 用异或门驱动液晶显示器•（a ）电路（b ）电压波形•图3.3.14 BCD －七段显示译码器的卡诺图•图3.3.15 BCD －七段显示译码器7448的逻辑图•图3.3.16 7448的输入、输出电路•（a ）端（b ）输入端（c ）输出端•图3.3.17 用7448驱动BS201的连接方法•图3.3.18 有灭零控制的8位数码显示系统•图3.3.19 例3.3.3的电路•图3.3.20 双4选1数据选择器74LS153•图3.3.21 采用CMOS 传输门结构的数据选择器CC14539•图3.3.22 用两个4选1数据选择器接成的8选1数据选择器返回下页上页RBO BI /3.3 若干常用的组合逻辑电路（三）•图3.3.23 例3.3.5的电路•图3.3.24 例3.3.6的电路•图3.3.25 半加器（a）逻辑图（b）符号•图3.3.26 全加器的卡诺图•图3.3.27 双全加器74LS183 （a）1/2逻辑图（b）图形符号•图3.3.28 4位串行进位加法器•图3.3.29 4位超前进位加法器74LS283 的逻辑图•图3.3. 30 例3.3.7的代码转换电路•图3.3. 31 1位数值比较器•图3.3. 32 4位数值比较器CC14585的逻辑图•图3.3. 33 将两片CC14585 接成8位数值比较器上页返回图3.3.1 3位二进制（8线－3线）编码器的框图返回图3.3.2 3位二进制编码器返回图3.3.3 8线－3线优先编码器74LS148的逻辑图返回图3.3.4 用两片74LS148接成的16线－4线优先编码器返回图3.3.5 二－十进制优先编码器74LS147的逻辑图返回返回返回图3.3.8 用与非门组成的3线－8线译码器74LS138返回图3.3.9 用两片74LS138接成的4线－16线译码器返回图3.3.10 二－十进制译码器74LS42返回图3.3.11 半导体数码管BS201A（a）外形图（b）等效电路返回图3.3.12液晶显示器的结构及符号（a）未加电场时（b）加电场以后（c）符号返回图3.3.13 用异或门驱动液晶显示器（a）电路（b）电压波形返回图3.3.14 BCD－七段显示译码器的卡诺图返回图3.3.15 BCD－七段显示译码器7448的逻辑图返回图3.3.16 7448的输入、输出电路（a ）端（b ）输入端（c）输出端返回RBO BI /图3.3.17 用7448驱动BS201的连接方法返回图3.3.18 有灭零控制的8位数码显示系统返回图3.3.19 例3.3.3的电路返回图3.3.20 双4选1数据选择器74LS153返回图3.3.21 采用CMOS传输门结构的数据选择器CC14539返回图3.3.22 用两个4选1数据选择器接成的8选1数据选择器返回图3.3.23 例3.3.5的电路返回图3.3.24 例3.3.6的电路返回图3.3.25 半加器（a）逻辑图（b）符号返回图3.3.26 全加器的卡诺图返回图3.3.27 双全加器74LS183（a）1/2逻辑图（b）图形符号返回图3.3.28 4位串行进位加法器返回图3.3.29 4位超前进位加法器74LS283 的逻辑图返回图3.3.30 例3.3.7的代码转换电路返回图3.3.31 1位数值比较器返回图3.3.32 4位数值比较器CC14585的逻辑图返回图3.3.33 将两片CC14585 接成8位数值比较器返回3.4 组合逻辑电路中的竞争－冒险现象•图3.4.1 由于竞争而产生的尖峰脉冲•图3.4.2 2线－4线译码器中的竞争－冒险现象（a）电路图（b）电压波形图•图3.4.3 同一输入变量经不同途径到达输出门的情况（m、n均为正整数）•图3.4.4 例3.4.1 的电路•图3.4.5 消除竞争－冒险现象的几种方法（a）电路接法（b）电压波形•图3.4.6 用增加冗余项消除竞争－冒险返回图3.4.1 由于竞争而产生的尖峰脉冲返回。

第三章 组合逻辑电路的分析与设计

第三章 组合逻辑电路的分析与设计

画出逻辑图如图所示。 画出逻辑图如图所示。
设计一个电话机信号控制电路。电路有I 火警） 盗警） 例3.4.2：设计一个电话机信号控制电路。电路有 0（火警）、I1（盗警） 日常业务）三种输入信号，通过排队电路分别从L 输出， 和 I2 （ 日常业务 ） 三种输入信号 ， 通过排队电路分别从 0 、 L1、 L2 输出 ， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 （ 4个2输入端与非门）实现。 个 输入端与非门）实现。 输入端与非门 解：（1）列真值表： ）列真值表： （2）由真值表写出各输出的逻辑表达式： ）由真值表写出各输出的逻辑表达式：
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
A
B
C
D
≥1
GS
V CC
1kΩ×10 & & & & &
二.二进制编码器
位二进制编码器有8 个输入端， 个输出端， 所以常称为8 3 位二进制编码器有 8 个输入端 ， 3 个输出端 ， 所以常称为 8 线—3线编码器，其功能真值表见下表：（输入为高电平有效） 3 线编码器，其功能真值表见下表： 输入为高电平有效）
例：设计一个键控8421BCD码编码器。 设计一个键控8421BCD码编码器。 8421BCD码编码器
A VCC 1kΩ×10 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 B C D

第三章 组合逻辑电路的分与设计-PPT精品文档

第三章 组合逻辑电路的分与设计-PPT精品文档
1.逻辑函数的变换一个特定的逻辑问题,对应
的真值表是唯一的,但实现它的电路多种多样。
2.逻辑函数的化简:
1)最简与或表达式有以下两个特点: a)与项(即乘积项)的个数最少。 b)每个乘积项中变量的个数最少。 2)方法: a)代数法。b)卡诺图法。 3)代数法: 并项法 吸收法 消去法 配项法
浙江万里学院电信学院 钱裕禄 制作
四.用卡诺图化简逻辑函数:
1.化简的步骤: 1)将逻辑函数的项填入卡诺图(方格中填1)。 2)在卡诺图上圈出全部最大相邻项,(包括圈内的方格数) 必定是2n个,n等于0,1,2,3,…..;相邻方格包括上下底相邻, 左右边相邻邦和四角相邻;同一方格可以被不同的包围 圈重复包围,但新增包围圈中一定要有新的方格,否则该 包围圈为多余;包围圈内的方格数要尽可能多,包围圈 的数目要尽可能少。
1)由逻辑图写出各输出端的逻辑表达式. 2)化简和变换各逻辑表达式. 3)列出真值表. 4)根据真值表和逻辑表达式对逻辑电路进行分析,最后 确定其功能.
三.例题.
浙江万里学院电信学院 钱裕禄 制作
2019/7/15
Chapt3 组合逻辑电路的分析与设计
浙江万里学院电信学院 钱裕禄 制作
2019/7/15
浙江万里学院电信学院 钱裕禄 制作
2019/7/15
Chapt3 组合逻辑电路的分析与设计
浙江万里学院电信学院 钱裕禄 制作
2019/7/15
Chapt3 组合逻辑电路的分析与设计
2.n个变量的逻辑函数有2n个最小项。 3.卡诺图的特点: 4.卡诺图的简化表示法:0000对应于 ABCD,1111对应于 ABCD,依类推。 5.已知逻辑函数画卡诺图:
及消除方法。
浙江万里学院电信学院 钱裕禄 制作

数字电子技术第三章 组合逻辑电路

数字电子技术第三章 组合逻辑电路

二进制译码器
常见的唯一地址译码器： 二—十进制译码器
显示译码器
代码变换器 将一种代码转换成另一种代码。
2线 - 4线译码器的逻辑电路 (分析）
例1 某火车站有特快、直快和慢车三种类型的客运列车进出， 试用两输入与非门和反相器设计一个指示列车等待进站的逻 辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。 列车的优先级别依次为特快、直快和慢车，要求当特快列车 请求进站时，无论其它两种列车是否请求进站，一号灯亮。 当特快没有请求，直快请求进站时，无论慢车是否请求，二 号灯亮。当特快和直快均没有请求， 而慢车有请求时，三号灯亮。
（1）列出功能表
输入
输出
（2）写出逻辑表达式
I0 I1 I2 I3 Y1 Y0 1 0000 0 ×1 0 0 0 1
Y1 = I2I3 +I3 Y0 = I1I2 I3 + I3
×× 1 0 1 0 ××× 1 1 1
（3）画出逻辑电路（略）
低
高
2 集成电路编码器
优先编码器CD4532的示意框图、引脚图
数字电路子基础
第三章 组合逻辑电路
3 组合逻辑电路
3.1小规模集成电路构成的组合电路 3.2中规模集成电路及应用 3.3组合逻辑电路中的竞争和冒险
关于组合逻辑电路
A =Z
B
1
C
=
L1
1
L2
组合逻辑电路的一般框图
A1 A2
L1 L2
组合逻辑电
An
路
Lm
结构特征:
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
1
C 1
& & Z

数字电路与逻辑设计第3章组合逻辑电路

数字电路与逻辑设计第3章组合逻辑电路

（2）根据真值表，用卡诺图（图3-5 a）化简后，
可以得到该电路的逻辑函数表达式：
F AC BC AB
由于题目中没有特别要求以何种逻辑门 输出，所以可用与门和或门输出来实现 该逻辑功能，表达式形式无需转换。
（3）逻辑图 由化简后的表达式和真值 表可以看出，(图 3-5 b)即使该题的逻 辑电路图。
表 3-7 8线—3线编码器的真值表
因为任意时刻 I0 ～ I7 中只有一个值为“1”利 用约束项的知识把上述真值表化简后如表3-8 所示。
表 3-8 化简后的真值表
由真值表写出其对应的逻辑函数表达式：
Y2 I4 I5 I6 I7 I4I5I6I7 Y1 I2 I3 I6 I7 I2I3I6I7 Y0 I1 I3 I5 I7 I1I3I5I7
3) 将表达式转化成用“与非” 逻辑形式实 现的形式：
图3-9 （a）卡诺图 （b）逻辑电路
3.2 编码器
编码就是将特定的逻辑信号变换成 一组二进制的代码，而能够实现这种功 能的逻辑部件就称为编码器。编码器的 功能是将输入信号转换为对应的代码信 号，即是用输出的代码信号来表示相对 应的输入信号，以便于进行对代码进行 存储，传输及运算等处理。
FA A FB AB FC ABC FD ABCD
(3)由上述表达式可得其对应的优先编码逻辑 电路如图3-12所示。
图3-13 16线—4线优先编码器的逻辑电路
（2）根据列写出的逻辑问题的真值表，写出对应 的逻辑函数表达式。
（3）将得到的逻辑函数表达式进行变换和化简。 逻辑函数的化简可以利用我们前面所学习的代 数法或卡诺图法，从而得到逻辑函数的最简表 达式，对于一个逻辑电路，在设计时应尽可能 使用最少数量的逻辑门，逻辑门变量数也应尽 可能少用，还应根据题意变换成适当形式的表 达式。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。