西电集成电路制造技术-第五章PVD
- 格式:ppt
- 大小:4.24 MB
- 文档页数:37
集成电路制造技术什么是集成电路制造技术集成电路制造技术是指将多个电子器件(如晶体管、电容器等)集成到单个芯片上的一种技术。
通过这种技术,可以将复杂的电路集成到一个小型的硅片上,大大提高了电路的功能和性能。
集成电路制造技术是现代电子工业中最重要的技术之一,常见的应用有微处理器、存储器和传感器等。
集成电路制造的主要步骤1. 掩膜制备掩膜制备是集成电路制造的第一步。
制备掩膜是为了在硅片上形成电路连接的绝缘层和导线层。
在这一步中,采用光刻技术将电路的图形转移到掩膜上,然后使用酸洗等方法去除掩膜上不需要的部分。
2. 硅片清洗和准备在硅片清洗和准备阶段,需要对硅片进行清洗,以去除表面的杂质和污染物。
同时,还需要对硅片进行切割和抛光,以得到平整和干净的表面。
3. 沉积层制备沉积层制备是为了在硅片上形成所需电路的层。
常见的沉积层包括金属层、氧化层和多层氧化层等。
制备沉积层常使用物理气相沉积(PVD)和化学气相沉积(CVD)等技术。
4. 光刻光刻是将掩膜上的电路图形转移到硅片上的过程。
光刻使用紫外光照射掩膜,然后通过光致发生剂将掩膜上的图形转移到硅片上。
这一步骤需要高精度的仪器和设备,并且需要在洁净的环境中进行。
5. 蚀刻蚀刻是为了去除不需要的沉积层和杂质。
根据需要,可以使用湿式蚀刻和干式蚀刻两种方法进行。
湿式蚀刻使用化学液体来去除杂质,而干式蚀刻使用等离子体来去除杂质。
6. 金属化金属化是为了在硅片上形成电路的导线层。
在这一步中,首先在硅片上制备金属散射层,然后通过电化学沉积或物理沉积的方法在硅片上形成导线层。
7. 封装和测试封装和测试是集成电路制造的最后两个步骤。
在封装中,将制造好的芯片用塑料或陶瓷封装起来,以保护芯片并提供接口。
在测试中,对封装好的芯片进行功能和可靠性测试,以确保芯片的质量和性能。
集成电路制造技术的挑战与发展集成电路制造技术的发展一直面临着一些挑战。
首先,随着电路尺寸的不断缩小,制造过程需要更高的精度和稳定性。
复习题1. ULSI 对多层互连系统的要求?答:可从金属导电层和绝缘介质层的材料特性,工艺特性,以及互连延迟时间等多个方面来分析ULSI 对多层互连系统的要求:1、缩短互连线延迟时间,通常用电阻电容(RC )常数表征互连线延迟时间,有:ox m ox m t t l t wlwt l RC 2ρεερ=⋅=其中,ρ为金属连线的电阻率;l 、w 、t m 分别为金属连线层的长度、宽度和厚度;为ε、t ox 分别为介质层的介电常数和厚度。
由公式式可知,金属导电层的电阻率越低,绝缘层的介电常数越小,互连线越短,互连线延迟时间也就短,电路速度也就越快。
2、金属导电材料的选取除了要求低电阻率之外,还应抗电迁移能力强,理化稳定性能、机械性能和电学性能在经过后续工艺及长时间工作之后保持不变,最好薄膜淀积和图形转移等加工工艺简单、且经济,制备的互连线台阶覆盖特性好、缺陷浓度低、薄膜应力小。
实际上完全满足上述要求的金属或金属性材料没有。
早期的ULSI 是采用铝及铝合金作为导电材料。
近年来随着工艺技术的发展,铜已成为金属导电材料的首选,在集成度更高的ULSI 中有取代铝及铝合金的趋势。
3、绝缘介质材料的选取除了要求介电常数低之外,还应击穿场强高、漏电流低、体电阻率和表面电阻率大(一般均应大于1015Ω·cm ),即电学性能好;不吸潮、对温度的承受能力在500℃以上、无挥发性残余物存在,即理化性能好;薄膜材料的应力低、与导电层的附着性好,即兼容性好;薄膜易制备、且缺陷密度低、易刻蚀、台阶覆盖特性好,即易于加工成型。
2. 简述多层互连工艺流程。
答:在互连工艺中,首先淀积介质层,通常是CVD-PSG ;接下来平坦化,即PSG 的热处理回流,以消除衬底表面因前面光刻等工艺造成的台阶;然后通过光刻形成接触孔和通孔;再进行金属化,如PVD-Al 填充接触孔和通孔,形成互连线;如果不是最后一层金属,继续进行下一层金属化的工艺流程,如果是最后一层金属,则积淀钝化层,通常是PECVD-Si 3N 4,互连工艺完成。