当前位置：文档之家 › 6计算机组成原理第6章流水线原理 优质课件

6计算机组成原理第6章流水线原理 优质课件

  • 格式：ppt
  • 大小：2.24 MB
  • 文档页数：87

下载文档原格式

  / 87

合集下载

计算机组成原理第六章课件

计算机组成原理第六章课件
提高分析和解决问题的能力
通过学习计算机组成原理，可以提高学生分析和解决问题的能力，培养学生的计算思维和 创新能力。
未来计算机技术的发展趋势和挑战
人工智能和机器 学习
随着人工智能和机器学习的 快速发展，未来计算机技术 将更加注重智能化和自主学 习，需要解决算法优化、数 据处理等问题。
量子计算
量子计算是一种全新的计算 模式，具有超强的计算能力 和数据处理能力，是未来计 算机技术的重要发展方向之 一。但是，量子计算的实现 需要解决量子比特的稳定性 、量子纠缠等难题。
包括硬件系统和软件系统两大部
分，其中硬件系统由运算器、控 制器、存储器、输入设备和输出
设备五大部件组成；
汇编语言程序设计
简要介绍汇编语言的基本语法和 程序设计方法。
关键术语和概念
01
02
03
计算机系统
由硬件系统和软件系统组 成的整体，用于实现数据 处理和信息存储等功能；
硬件系统
计算机的物理部分，包括 各种电子器件和机械设备 等；
微程序控制器
是计算机中的一种控制部件，负责执行指令的一部分，该部分提供了计 算机指令的底层实现。
03
微程序
存储在控制存储器中的完成一条机器指令功能的程序，由微指令组成。
它是实现指令的一种手段，具体实现这一指令功能的微命令序列。
微指令的格式和编码
微指令格式
分为水平型微指令和垂直型微指令两种。水平型微指令并行操作能力强、效率 高、灵活性强，垂直型微指令则简单易实现。
高速缓冲存储器的原理和应用
原理
高速缓冲存储器（Cache）采用高速的SRAM芯片组成，其存取速度与CPU相当。当CPU需要访问主存时，首先 访问Cache，如果所需数据在Cache中（称为命中），则直接从Cache中读取；否则（称为未命中），再从主存 中读取，同时将读取的数据块放入Cache中。

计算机体系结构之流水线工作原理与分类

计算机体系结构之流水线工作原理与分类
如：多操作部件处理机、超标量处理机 时间并行性：采用流水线技术
不增加或只增加少量硬件就能使运算速度提高几倍， 如：流水线处理机、超流水线处理机
流水线工作原理
流水线的分类
线性流水线的性能分析
非线性流水线的调度技术
流水线工作原理
1、流水线锁存器 流水线的每一个阶段称为流水步、流水步骤、流水段、 流水 线阶段、流水功能段、功能段、流水级、流水节拍等。
在每一个流水段的末尾或开头必须设置一个(多个)寄存器，
称为
流水寄存器、流水锁存器、流水闸门寄存器等。
流水锁存器会增加每条指令的执行时间，但采用流水线之
后整个程序的执行时间会缩短。
为了简化，在一般流水线中不画出流水锁存器。
输入
指令分析器 分析 k+1
流水 锁存器
△t1
指令执行部件 执行 k
流水 锁存器
Latency & throughput?
流水线技术
流水线技术在50年代后期被应用于处理器设计 IBM Stretch----first general-purpose pipelined
computer CDC 6600 use load/store design to achieve efficient
任
时间
务A
顺 序B
C
D
°
洗4 个人的衣物，顺序操作需要 8 个小时
°
如果使用流水线作业, 将需要多少时间呢?
流水线作业
6 下午 7
8
9
10
11
12
时间
任
30 30 30 30 30 30 30
务A
顺
序
B
C
D

计算机组成原理之流水线处理机(ppt 59页)

计算机组成原理之流水线处理机(ppt 59页)

计算机组成原理
7
7
流水线的基本概念
什么是流水线
计算机中的流水线是把一个重复的过程分解为若干个子过 程，每个子过程与其他子过程并行进行。由于这种工作方式与 工厂中的生产流水线十分相似，因此称为流水线技术。 从本质上讲，流水线技术是一种时间并行技术。
计算机组成原理
8
8
计算机的各个部分几乎都可以采用流水线技术:
计算机组成原理
2
2
将解决的主要问题
掌握流水线处理机的数据路径 建立指令流水线中指令如何重叠执行和流动
了解流水线工作原理以及相关问题
计算机组成原理
3
3
单周期处理机
指令 存储器 PC Add
D ata
W ritePC
disp
rs1 rd
1
rs2
0
S e lS t im m e
SelB ranch
偏移量符 号扩展
rd(rs1) and imme
rd (rs1) or (rs2)
计算机组成原理
25
25
31 26 25 21
00 0000
rd
00 0001
rd
00 0010
rd
00 0011
rd
00 0100
rd
00 0101
rd
00 0110
rd
00 0111
rd
00 1000
rd
00 1001
rd
00 1010
00 1011
00 1100
计算机组成原理
指令系统和指令格式
20 16 rs1
00010 rs1
00101 rs1
00101 rs1

6计算机组成原理第6章流水线原理

6计算机组成原理第6章流水线原理
1）对存储器的频繁访问 ① 有哪些访问：取指令、取操作 数、存放执行结果, I/O通道访问. ② 希望存储器为多体结构，以适 应多种访问源的需要。 ③ 当存储器为单体结构时，需要 将访问源排队，先后顺序为： 取指令、取数据、I/O通道访问、存
结果
6.1 先行控制技术
• 先行控制（look-ahead）技术最早在IBM公司研制的 STRETCH机器中采用。目前，许多处理机中都已经采 用了这种技术，包括超流水处理机和超标量处理机等。
6.4 线性流水线性能分析
衡量流水线的主要指标有吞吐率，加速比和效率。
6.4.1 吞吐率TP
吞吐率（TP ── ThroughPut）指流水线在单位时间内执行的任务数， 可以用输入任务数或输出任务数表示。
TP n Tk
其中k表示流水线划分的段数。
当满足 ti 条t 件时，有 Tk (n k 1) t。
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种： 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行，称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性：
– 空间并行性：即在一个处理机内设置多个独 立的操作部件，并让这些操作部件并行工作， 这种处理机称为多操作部件处理机或超标量 处理机;
• 超长指令字技术VLIW：指让一条指令包含多个独立的操 作字段，并且分别控制多个功能部件并行工作的技术。
一．重叠解释方式
1.一条指令的几个过程段
1）取指令：根据PC（指令计数器）从M（存储器）取 出指令送到IR（指令寄存器）
2）译码分析：译出指令的操作性质，准备好所需数 据
3）执行：将准备好的数按译出性质进行处理，主要 涉及ALU（算术逻辑运算部件）

计算机组成原理第6章

计算机组成原理第6章
5. 中断控制 CPU 除了执行程序外,还需要具备对突发事件的处理能 力。例如,运算器出现了结果溢出、某个部件出现了异常情 况、设备需要实时的数据服务等,这就需要 CPU 中断正在处 理的程序,并对这些突发事件进行响应,以保证计算机的正常 运转,这个能力称为中断处理能力。 总体来说,一条指令的执行过程就是在控制器的控制下, 先从内存中取出指令,然后对指令进行译码,在时序发生器和 控制器的控制下,在正确的时间发出指定部件的控制信号,保 证各部件能够执行正确的动作,从而保证该指令功能的实现。
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。

计算机组成原理与系统结构流水线技术

计算机组成原理与系统结构流水线技术
1) 不精确断点
(1) 实现。 (2) 注意问题。
2) 精确断点
4. 乱序执行
17
6.3.6 带成功开销的流水线性能
18
6.4 指令级并行
6.4.1 指令级并行概述
1. 指令流水线的限制 2. 突破限制的途径
19
6.4.2 提高指令级并行的方法
1. 指令调度
1) 静态调度 2) 动态调度
(1) 能调度在编译时不可能知道的竞争情况。 (2) 符合程序执行的实际情况。 (3) 具有更高的效率和准确性。 (4) 简化编译程序设计。 (5) 代码的移植性强。
7
6.2.1 吞吐率
1. 最大吞吐率TPmax
1) 各段时间相等的流水线
2) 各段时间不相等的流水线
(1) 将瓶颈细分。
(2) 利用重复设置。
2. 实际吞吐率TP
1) 各段时间相等的流水线
2) 各段时间不相等的流水线
8
6.2.2 加速比
1. 各段时间相等 的流水线
2. 各段时间不相 等的流水线
9
第6章 流水线技术
在有关CPU的设计中，速度是永恒的主题。 而引入流水线技术的目的就在于提高速度。 在不需要额外增加太多硬件的情况下，流 水线是提高处理器工作速度的一种有效的 方法，它不仅用于复杂的运算器，如乘法 器、浮点加法器等，也用于改善指令的处 理。
本章将描述流水线技术的有关概念，对流 水线性能进行分析，并讨论与流水线有关 的问题。
20
6.4.2 提高指令级并行的方法
2. 乱序执行和寄存器重命名
1) 顺序执行
2) 乱序执行
(1) 记分牌法。
❖① 发射级。
❖② 读操作数。
❖③ 执行。

计算机体系结构之流水线技术(ppt 125页)

计算机体系结构之流水线技术(ppt 125页)
3 流水线技术
张伟 计算机学院
大纲
1 概念定义 2 流水线分类 3 MIPS五级流水线 4 性能分析 5 流水线相关 6 高级流水线技术
1 概念定义
洗衣店的例子
A, B, C, D 均有一些衣物要 清洗，甩干，折叠
清洗要花30 分钟 甩干要用40 分钟 叠衣物也需要20 分钟
流水线输出端任务流出的顺序与输入端任务流 入的顺序相同。
异步流动流水线（乱序流水线）：
流水线输出端任务流出的顺序与输入端任务流 入的顺序不同。
3 MIPS五级流水线
DLX(Dancing Links)
DLX 是一种简单的指令集（教学、简单芯片） 在不流水的情况下，如何实现DLX。
实现DLX指令的一种简单数据通路
4. 存储器访问周期MEM（Memory Access） 5. 写回周期WB（Write Back）
MIPS的简单实现
Instruction Fetch
Instr. Decode Reg. Fetch
Next PC
Next SEQ PC
4
RS1
RS2
Execute Addr. Calc
Zero?
RD
增加了向后传递IR和从MEM/WB.IR回送到通用寄存 器组的连接。
将对PC的修改移到了IF段，以便PC能及时地加 4，为取下一条指令做好准备。
2. 每一个流水段进行的操 作
IR[rs]＝IR6..10 IR[rt]＝IR11..15 IR[rd]＝IR16..20
流水线的每个流水段的操作
将有效地址计算周期和执行周期合并为一个时钟周期，这
是因为MIPS指令集采用load／store结构，没有任何指令
需要同时进行数据有效地址的计算、转移目标地址的计算

计算机系统结构之流水线技术(205页)

计算机系统结构之流水线技术(205页)

入 求阶差
△t
对阶 △t
尾数相加 △t
出 规格化
△t
▲
31/206
1. 时空图 ➢ 时空图从时间和空间两个方面描述了流水线的工作 过程。时空图中，横坐标代表时间，纵坐标代表流 水线的各个段。 ➢ 4段指令流水线的时空图：
空间
存结果
123456
执行 译码
123456
5
123 45 6
取指令 1
2
3
4
k…+…1 k+j
已经由指令分析器预处理完成，存放在先行操作栈中的 RR*型指令，指令所需要的操作数已经读到先行读数栈中
k…+…j+1 k+j+n
已经由指令分析器预处理完成，存放在先行操作栈中，指 令所需要的操作数还没有读到先行读数栈中
k+j+n+1 正在指令分析器中进行分析和预处理的指令
k…+…j+n+2 已经从主存储器中预取到先行指令缓冲栈中的指令 k+j+n+m
1
2
3
…
1
2
3
…n
1
2
3
…
n
2
3
k
ti
i1
…n （n－1）t2
Tk 各段执行时间不相等的流水线及其时空图
n
时间
▲
33/206
2 流水线的基本概念
➢ 流水线每一个功能部件的后面都要有一个缓冲寄 存器（锁存器），称为流水寄存器。
站的某个存储单元（设其地址为j），同时用j替换原来指令
中的目标地址码字段。
✓ 立即数型指令：把指令中的立即数送入读数站（设为第l个 存储单元），同样也用l替换原来指令中的立即数字段。

《计算机组成原理》教学课件 第六章

《计算机组成原理》教学课件 第六章
算器接受控制器的命令而进行操作，即运算器所进行的全部操作都是由控制器发出的控制信号
来指挥的，所以它是执行部件。
CPU的功能和组成
第14页
运算器的主要功能有：
（1） • 执行所有的算术运算。 （3） • 执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。
CPU的功能和组成
第15页
6.1.3 CPU中的主要寄存器
的累加寄存器，多达16个、32个，甚至更多。当使用多个累
加器时，就变成通用寄存器堆结构，其中任何一个可存放
源操作数，也可存放目的操作数。在这种情况下，需要在指
令格式中对寄存器号加以编址。
第20页
CPU的功能和组成
第21页
（6）程序状态寄存器
保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。这些标志位通常分别由 1位触发器保存。除此之外，程序状态寄存器还保存中断和系统工作状态等信息，以便使 CPU和系统能及时了解机器运行状态和程序运行状态。因此，程序状态寄存器是一个由各 种状态条件标志拼凑而成的寄存器。
设之间信息传送的中转站，补偿CPU和主存、外设之 间在操作速度上的差别。在单累加器结构的运算器中，
数据缓冲寄存器还可兼作为操作数寄存器。
第19页
CPU的功能和组成
（5）累加寄存器
通常简称为累加器，是一个通用寄存器。其功能是，当运算 器的ALU执行算术或逻辑运算时，为ALU提供一个工作 区。累加寄存器暂时存放ALU运算的结果信息。目前CPU中
条指令的操作信号，把各种操作信号送往相应的部 件，从而控制这些部件按指令的要求进行操作。
第8页
时间控制 (3)
指对各种操作实施时间上的定时。在计算机中，各种指令的操作信号及一条指令的整个

计算机组成原理课件 6.6 流水线技术

计算机组成原理课件 6.6 流水线技术
水线和动态流水线两种。
静态流水线在同一时间内各段只能以一 种功能连接流水。
动态流水线则允许在同一时间内将不同 的功能段连接成不同的功能子集，以完成不 同的功能。
北京理工大学计算机学院
6.6 流水线技术
计算机组成原理
(4)按流水线结构分类
流水线按结构分为线性流水线和非线性 流水线两种。在线性流水线中，从输入到输 出，每个功能段只允许经过一次，不存在反 馈回路。一般的流水线均属这一类。非线性 流水线除有串行连接通路外，还有反馈回路 ，在流水过程中，某些功能段要反复多次使 用。
例如，将一条指令的执行过程分成取指令 、指令译码、取操作数和执行4个子过程，分别 由4个功能部件来完成，每个子过程所需时间为 Δt。
北京理工大学计算机学院
6.6 流水线技术
计算机组成原理
北京理工大学计算机学院
6.6 流水线技术
计算机组成ቤተ መጻሕፍቲ ባይዱ理
2. 流水线分类
(1)按处理级别分类
流水线按处理级别可分为操作部件级、指 令级和处理机级3种。操作部件级流水线是将复 杂的算逻运算组成流水线工作方式。指令级流 水线则是将指令的整个执行过程分成多个子过 程。处理机级流水线又称为宏流水线，这种流 水线由两个或两个以上处理机通过存储器串行 连接起来，每个处理机对同一数据流的不同部 分分别进行处理。
最早出现的重叠是“取指K+1”和“执行 K”在时间上的重叠，称为一次重叠。
如果进一步增加重叠，使“取指K+2”、 “分析K+1”和“执行K”重叠起来，称为二 次重叠。
北京理工大学计算机学院
6.6 流水线技术
计算机组成原理
6.6.2 流水工作原理
流水线是将一个较复杂的处理过程分成m 个复杂程度相当、处理时间大致相等的子过程 ，每个子过程由一个独立的功能部件来完成， 处理对象在各子过程连成的线路上连续流动。 在同一时间，m个部件同时进行不同的操作， 完成对不同对象的处理。

精品课件-计算机原理-第6章

精品课件-计算机原理-第6章
CPU由运算器和控制器两大部分组成，其基本任务是执 行程序，而程序是指令的有序集合，因此，CPU的基本功能 体现在两个方面：一方面是如何保证程序中指令执行顺序的 正确，另一方面是如何实现一条指令的功能。其具体功能如 下：
第6章 控 制 器
1．指令控制 按照冯·诺依曼“存储程序”的思想，程序被装入主存 后，计算机应能按其预先设定的要求有条不紊地执行指令， 才可完成具体的任务。因此，严格控制程序的执行顺序，是 CPU的首要任务。指令控制能实现对程序中指令的执行顺序 进行控制。程序中的指令有两大类，一是顺序执行的指令， 二是转移指令。对于顺序执行的指令，当CPU执行完此指令 后，该指令下面的一条指令便是CPU要执行的下一条指令， 由于程序的连续存放，可以通过设置一个程序计数器PC或指 令指针(Program Counter)进行控制，且PC具有自动加1的功 能，因此，PC始终指向的是下一条CPU将要执行的指令。
第6章 控 制 器
5) 累加器AC 累加器是累加寄存器的简称，是一个通用寄存器。其功 能是：当运算器进行算术或逻辑运算时，累加器一方面作为 ALU的一个输入端，为ALU提供一个操作数；另一方面作为ALU 的一个输出端，用来存放ALU运算的结果。显然，运算器中至 少要有一个累加器，当运算器内部只有一个累加器时，我们 称之为单累加器结构的运算器或CPU。目前，CPU中的累加器 多达16个、32个甚至更多，当使用多个累加器时，就变成通 用寄存器堆结构，其中任何一个既可存放源操作数，也可存 放目的操作数。
第6章 控 制 器
3) 执行指令 时序控制信号(控制命令)作用于相应的各个部件，使各 个部件产生相应的动作，从而完成指令的功能，并根据需要， 保存操作结果。 一条指令执行结束，若没有异常情况和特殊请求，则按 程序顺序，再取出并执行下一条指令。控制器就是按取指令、 分析指令、执行指令这样的步骤进行周而复始的控制过程， 直到完成程序所规定的任务并停机为止。

计算机技术第6章超标量流水线ppt课件

计算机技术第6章超标量流水线ppt课件

CMP BYTE PTR [EBX+8]， 1 或者只能在 U 流水线配对
； 不能配对，
CMP BYTE PTR [EBX]， 1
； 可以配对
CMP BYTE PTR [EBX+8]， AL ； 可以配对
10
(4) 带前缀(JCC指令的0F除外)的指令只能出现在U流水线中 例如： ①用段前缀对非缺省段寻址的指令。 ②在32位代码中使用16位的数据，或16位的代码中使用32
17
• Pentium浮点部件的“栈项瓶颈”是怎样形成的 ? 及如何解决？
• Pentium微处理机堆栈结构要求进行堆栈操作的所 有指令，在堆栈栈顶要有一个源操作数。因为绝大 多数指令总是希望用堆栈栈顶作为它们的目的操作 数。所以大多数指令看到的仿佛是一个“栈项瓶 颈”，在向栈顶发送一条算术运算指令之前，必须 先把源操作数传送至栈顶。
K+2 k+1
K
k-1
指令 指令 k-2 k-3
指令 指令 k-4 k-5
n+3周期
指令 指令 指令 指令
k+3
k+2 k+1 K
指令 指令 指令 指令
k-1 k-2 k-3
k-4
n+4周期
指令 指令 指令 指令 指令 指令
K+4 k+3
k+2 k+1 K
k-1
指令 指令 k-2 k-3
n+5周期
指令 指令 指令 指令 K+5 k+4 k+3 k+2
11
• 例6-1 程序段如下：
MOV AX，5 INC BX ADD AX，BX XOR CX，CX MOV DX，8 INC DX

计算机组成原理ppt课件

计算机组成原理ppt课件

常见输入输出接口类型和特点比较
要点一
常见输入输出接口类型
要点二
特点比较
常见的输入输出接口类型包括PS/2接口、USB接口、HDMI 接口、DisplayPort接口、SATA接口等。
不同的输入输出接口类型具有不同的特点，如传输速度、支 持热插拔、连接方式等。例如，USB接口支持热插拔和即插 即用，而SATA接口则主要用于连接硬盘和光驱等存储设备。
定点数表示与运算方法
定点数表示方法
阐述定点数的表示方法，包括符号位、 数值位等，并介绍定点数的范围及精 度。
定点数加减运算
详细讲解定点数的加减运算方法，包 括补码加减运算等。
定点数乘除运算
介绍定点数的乘除运算方法，包括原 码乘除、补码乘除等算法。
定点数运算器的设计
阐述定点数运算器的设计原理和实现 方法，包括加法器、减法器、乘法器 和除法器等。
当中断发生时，计算机首先保存当前程序的执行状态，然后转去执行中断处理程序。中断处理程序执行完毕 后，计算机再返回原程序继续执行。这个过程需要由计算机的操作系统来管理和控制。
THANK YOU
指令系统设计原则和优化策略
有效性原则
指令系统应能有效地支持高级 语言的实现，提高程序执行效 率。
兼容性原则
新设计的指令系统应尽可能与 已有的指令系统保持兼容。
完备性原则
指令系统应满足程序设计的各 种需求，具备完备性。
规整性原则
指令系统应尽可能规整，简化 硬件实现和软件编程。
优化策略
采用流水线技术、超标量技术、 乱序执行技术等优化策略，提 高指令执行速度和效率。
高速缓冲存储器（Cache）原理及应用
Cache原理
Cache是一种高速缓冲存储器，它位于CPU和内存之间，用于存储CPU最近访问过的数 据和指令。通过Cache技术，可以提高CPU访问内存的效率和速度。

流水线工作原理精品课件

流水线工作原理精品课件

mΔt
(n-1) Δt
T时间
3. 效率
流水线中各功能段的 利用率
流水线各段处于工作时间的时空区
效率 =
流水线中各段总的时空区
=
S空间
mnΔt m(m + n -1) Δt
空间
S4
1 2 3 4 5 … … … n-1 n
S3
1 2 3 4 5 … … … n-1 n
S2
1 2 3 4 5 … … … n-1 n
一、指令流水原理
1. 指令的串行执行
取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 …
取指令 取指令部件 完成 总有一个部件 空闲 执行指令 执行指令部件 完成
2. 指令的二级流水
取指令 1 执行指令 1
取指令 2 执行指令 2
指令预取
取指令 3 执行指令 3
若 取指 和 执行 阶段时间上 完全重叠
指令周期 减半 速度提高 1 倍
3. 影响指令流水效率加倍的因素
(1) 执行时间 > 取指时间
取指令 部件
指令部件 缓冲区
执行指令 部件
(2) 条件转移指令 对指令流水的影响
必须等 上条 指令执行结束，才能确定 下条 指令的地址，
造成时间损失
猜测法
解决办法 ？
4. 指令的六级流水
t 1 2 3 4 5 6 7 8 9 10 11 12 13 14
➢ 执行指令（EI）：执行指令所需的操作，并 将结果存于目的位置(寄存器中)。
➢ 写操作数（WO）：将结果存入存储器。
返回
9、 人的价值，在招收诱惑的一瞬间被决定 。20.9.3 020.9.3 0Wednesday, September 30, 2020

精品课件-计算机组成原理-第6章

精品课件-计算机组成原理-第6章

总线带宽=（总线宽度/8位）×总线频率
（6.1）
［例6.1］ 如果一个总线时钟周期中并行传送64位数据，
总线时钟频率为66 MHz， 则其总线带宽是多少?
解： 设总线带宽为Dr， 64位=8B(B表示字节)， 则Dr Dr=8B×66×1000000/s=528 MB/s
即总线带宽为528 MB/s。
第 章 总线结构
（6） 同步方式： 有同步或异步之分。 在同步方式下， 总线上主模块与从模块进行一次传输所需的时间（即传输周期或 总线周期）是固定的， 并严格按系统时钟来统一定时主、 从模块之间的传输操作， 只要总线上的设备都是高速的， 总线 的带宽便可允许很宽。 在异步方式下， 采用应答式传输技术， 允许从模块自行调整响应时间， 即传输周期是可以改变 的， 故总线带宽减少。
第 章 总线结构
（2） 总线时钟： 总线中各种信号的定时基准。 一般来说， 总线时钟频率越高， 其单位时间内的数据传输量越大， 但二者 不完全是比例关系。 随着技术的不断进步， 总线时钟也在快速 地发生变化。 例如ISA总线时钟为8 MHz， 到了PCI局部总线， 其时钟为33/66 MHz。
（3） 最大数据传输速率： 在总线中每秒钟传输的最大 字节量， 用MB／s表示， 即每秒多少兆字节。 在现代微机中， 一般可做到一个总线时钟周期完成一次数据传输， 因此总线的 最大数据传输速率为总线宽度除以8（每次传输的字节数）再乘 以总线时钟频率。
第 章 总线结构
（2） 功能特性。 总线的功能特性包括总线的功能层次、 资源类型、 信息传递类型、 信息传递方式和控制方式、 总线 中每一根线的功能等。 例如地址总线的宽度指明了总线能够直 接访问存储器的地址空间范围； 数据总线的宽度指明了访问一 次存储器或外设时能够交换数据的位数； 控制总线包括CPU发出 的各种控制命令（如存储器读/写、 I/O读/写等）， 请求信号 与仲裁信号、 中断信号等。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
过程，而每个子过程都可有效地在其专用功能段上与其 他子过程同时执行。
• 时－空图:从时间和空间两个方面描述了流水线的工作
过程。时－空图中，横坐标代表时间，纵坐标代表流水 线的各个段。
• CPU中的各个部件按流水处理顺序连接起来，就称为一
条流水线。
6.2.3 流水线工作原理 流水线方式是把一个复杂的过程分解为若干个子过 程，每个子过程与其他子过程同时进行。 处理机解释程序的方式有顺序方式、重叠方式、流 水方式等
1）对存储器的频繁访问 ① 有哪些访问：取指令、取操作 数、存放执行结果, I/O通道访问. ② 希望存储器为多体结构，以适 应多种访问源的需要。 ③ 当存储器为单体结构时，需要 将访问源排队，先后顺序为： 取指令、取数据、I/O通道访问、存
结果
6.1 先行控制技术
• 先行控制（look-ahead）技术最早在IBM公司研制的 STRETCH机器中采用。目前，许多处理机中都已经采 用了这种技术，包括超流水处理机和超标量处理机等。
2. 对指令执行的几种方式
1）顺序执行 (传统机采用)
只有在前一条指令的各过程段全部完成后，才 从存储器取出下一条指令
取
译
执
取
译
执
i条
i +1 条
2) 仅两条指令重叠：第i条指令的执行与第i+1条的取指
重叠。
i条 取 译 执
i+1 条
取译执
3) 三条指令重叠：第i条指令的执行与第i+1条的译码及
第i+2条的取指重叠。
– 时间并行性：就是采用流水线技术。流水线 技术是一种非常经济、对提高处理机的运算 速度非常有效的技 术。采用流水线技术可以 不增加硬件或只需要增加少量硬件就能够把 处理机的运算速度提高几倍
它是目前使用非常普遍的一种并行处理方式。
本章学习标量计算机上使用的流水加速技术。主要内 容有流水技术的分类、流水线性能指标计算、非线性流水 线的调度算法。
基本名词术语
• 标量处理机，超标量处理机：标量处理机指只能进行标量 运算的处理机，超标量处理机指能在一个时钟周期内同时 发射多条指令的处理机；
• 指令级并行技术：指能使多条指令并行执行的技术，包括 流水技术、多操作部件技术和超长指令字技术；
• 流水线处理机，超流水线处理机：流水线处理机指用流水 作业方式并行解释多条指令的处理机，超流水线处理机指 能在一个时钟周期内分时发射多条指令的处理机；
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种： 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行，称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性：
– 空间并行性：即在一个处理机内设置多个独 立的操作部件，并让这些操作部件并行工作， 这种处理机称为多操作部件处理机或超标量 处理机;
标量计算机指只能直接进行标量运算的计算机，与能 够直接进行向量运算的向量计算机相对应。
流水处理方式的特征，是让多个依次启动的任务，尽 量同时使用系统的不同部件，通过时间重叠来提高处理速 率。这种技术理论上不增加成本。
标量计算机上使用的流水加速技术属于指令级并行技 术。
每条指令的处理过程，可以划分为取指、译码 、取数、运算、送结果5个子过程，也可以分得更 细或更粗一些。划分的原则是各部分时间长度大 致相等、并使用CPU中不同的部件，这样才有利于 多任务重叠处理。
i条 取 译 执
i+1 条 取 译 执
i+2 条
取译执
若一条指令的过程段划分更多时，重叠组合方式更多。 重叠解释并不能加快一条指令的实现，但能加快一段
程序的解释。
3. 重叠方式中所需时间表达式及所需时间计算
1）条件：设一条指令分为三个过程段，各过程段分别 用t取、t译、t执表示。
执行K条指令，分别采用顺序执行、两条重叠、 三条重叠。
• 先行控制技术的关键是缓冲技术和预处理技术，以及两 者的结合。
• 缓冲技术是在工作速度不固定的两个功能部件之间设置 缓冲栈，用以平滑它们的工作。
• 预处理技术是把进入运算器的指令都处理成寄存器－寄 存器（RR型）指令，为进入运算器的指令准备好所需要 的全部操作数。
采用先行控制方式的处理机结构
2）应具有先行控制部件 ① 先行：在重叠操作中，当前一条指令在执行过程中 就需要提前取出后面的指令进行相应处理，这种提 前取出后继指令进行相应处理，称为先行。 ② 先行控制部件的主要包括 Ⅰ）先行地址站，包括先行指令地址站和先行操作数 地址站； Ⅱ）先行指令站，用来存放多条指令； Ⅲ）先行操作数站，用来存放多个操作数； Ⅳ）先行地址形成部件，用来形成先行指令地址 以及先行操作数地址； Ⅴ）先行操作码译码站，用来完成对多条指令的 译码并保留译码输出状态。
假设:各个功能段时间相同,公式见教材P285
各个功能段时间不相同,公式见 顺序执行 k*（t取+t译+t执） 两条重叠 t取+ k* t译+(k-1) *( t取,t执)max+ t执 三条重叠 t取+( t译, t取)max+(k-2) *（t取,t译,t
执）max+( t执, t译)max+ t执
3) 例子 当k=200，t取=3Δt，t译=4Δt，t执=5Δt， 时，分别计算上述三种执行方式的时间。
顺序执行：200×(3+4+5)=2400Δt
两条重叠：3+200×4+(200-1)×5+5=1803Δt
三条重叠：3+4+(200-2)×5+5+5=1007Δt
4 重叠方式需要解决的问题
• 也应具有后行部件 后行部件：对指令执行后的结果进行处理的器件，称 后行部件。包括：
①后行数地址站，提供后行数存放地址。 ②后行数站，存放运行的结果，并且，这些结果需送存
储器。
6.2 流水处理的概念
6.2.1 基本思想
6.2.2 流水技术
• 流水技术：将一个重复的时序过程分解成为若干个子
• 超长指令字技术VLIW：指让一条指令包含多个独立的操 作字段，并且分别控制多个功能部件并行工作的技术。
一．重叠解释方式
1.一条指令的几个过程段
1）取指令：根据PC（指令计数器）从M（存储器）取 出指令送到IR（指令寄存器）
2）译码分析：译出指令的操作性质，准Байду номын сангаас好所需数 据
3）执行：将准备好的数按译出性质进行处理，主要 涉及ALU（算术逻辑运算部件）