异步时序逻辑电路分析方法案例说明
- 格式:docx
- 大小:87.04 KB
- 文档页数:2
7.2.2异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法和同步时序逻辑电路的基本相同,但在异步时序逻辑电路中,只有部分触发器由计数脉冲信号源CP触发,而其它触发器则由电路内部信号触发。
在分析异步时序逻辑电路时,应考虑各个触发器的时钟条件,即应写出时钟方程。
这样,各个触发器只有在满足时钟条件后,其状态方程才能使用。
这也是异步时序逻辑电路在分析方法上与同步时序逻辑电路的根本不同点,应引起足够的重视。
分析举例例、试分析下图所示电路的逻辑功能,并画出状态转换图和时序图。
解:由上图可看出,FF1的时钟信号输入端未和输入时钟信号源CP相连,它是由FF0的Q0端输出的负跃变信号来触发的,所以是异步时序逻辑电路。
①写方程式:时钟方程:CP0=CP2=CP FF0和FF2由CP的下降沿触发。
~CP1=Q0 FF1由Q0输出的下降沿触发。
输出方程:驱动方程:状态方程:②列状态转换真值表:状态方程只有在满足时钟条件后,将现态的各种取值代入计算才是有效的。
设现态为=000,代入输出方程和状态方程中进行计算,可以得出该逻辑电路的状态转换真值表:现态次态输出`时钟脉冲Y CP2CP1$CP00000010》0010100《0100110?0111000\ 1000001…表中的第一行取值,在现态=000时,先计算次态为=01,由于CP1=Q0,其由0跃到1为正跃变,故FF1保持0态不变,这时=001。
表中的第二行取值,在现态为=001时,得=00,这时CP1=Q0由1跃到0为负跃变,FF1由0态翻到1态,这时=010。
其余依此类推。
③逻辑功能说明:由上表可看出,该电路在输入第5个计数脉冲时,返回初始的000状态,同时输出端Y 输出一个负跃变的进位信号,因此,该电路为异步五进制计数器。
④状态转换图和时序图。
根据状态转换真值表可画出该电路的状态转换图和时序图,如下图所示。
!。
异步时序逻辑电路分析方法案例说明
下图8.41为一multisim 的仿真的异步时序逻辑电路,试调试电路,分析该电路的功能。
图8.41 异步时序逻辑电路
由图8.41可知,FF1的时钟信号输入端是由FF0的输出相连,所以该电路为异步时序
逻辑电路。
具体分析方法如下:
1.写方程式
时钟方程:FF 0和FF 2由CP 的下降沿触发,CP CP CP ==20。
FF 1由Q 0的输出的下降沿触发,01Q CP = 输出方程:n
Q Y 2= 驱动方程:1,020==K Q J n ;1,111==K J ;1,2012==K Q Q J n n
状态方程: n n n n n Q Q Q K Q J Q 02000010=+=+,CP 下降沿有效;
n n n n Q Q K Q J Q 1111111=+=+,Q0下降沿有效;
n n n n n n Q Q Q Q K Q J Q 201222212=+=+,CP 下降沿有效
2.列状态转换真值表
上述状态方程只有在满足时钟条件后,将现态的各种取值代入计算才是有效的。
设现态
为000012=n
n
n
Q Q Q ,代入状态方程,可得表8.8所示的状态转换真值表。
下面对表8.9做简单说明:表中第一行取值,在现态000012=n
n
n
Q Q Q 时,先计算Q 2和Q 0的次态为
011012=++n n Q Q ,由于CP1=Q0,其由0跃变1为正跃变(上升沿),故FF1保持0态不变,
这时0011
1112=+++n n n Q Q Q 。
表中第二行取值,在现态为001012=n n n Q Q Q 时,得
001012=++n n Q Q ,故此时CP 1=Q 0,信号由1变成0,为负跃变(下降沿),使FF 1由0态翻
转为1态,这时0101
1112=+++n n n Q Q Q 。
其余以此类推。
3.逻辑功能说明
有表8.9可知,在输入第5个计数脉冲时,返回初始000状态,同时Y 输出一个负跃变
信号,因此该电路为异步五进制计数器。
4.状态转换图和时序图
如下图8.42所示。
Q 2Q 1Q 0
/Y
CP Q 0
Q 1Q 2
(a)状态转换图 (b)时序图
图8.42 状态转换图和时序图。