下载文档原格式
数字逻辑课程设计图表一、课程目标知识目标：1. 让学生理解数字逻辑电路的基本概念，掌握二进制数、逻辑门以及常用组合逻辑电路的原理和应用。
2. 使学生掌握基本的数字逻辑设计方法，能够分析并设计简单的组合逻辑电路。
3. 引导学生了解数字逻辑电路在实际应用中的重要性，如计算机、通信等领域。
技能目标：1. 培养学生运用逻辑门、触发器等组件进行数字逻辑电路设计的能力。
2. 培养学生通过图表、真值表、逻辑表达式等方式，分析并解决数字逻辑电路问题的能力。
3. 提高学生的动手实践能力，能够利用实验箱或软件工具搭建并测试简单的数字逻辑电路。
情感态度价值观目标：1. 激发学生对数字逻辑电路的兴趣，培养其探索精神和创新意识。
2. 培养学生严谨、细致的学习态度，使其具备良好的团队合作精神和沟通能力。
3. 引导学生认识到数字逻辑电路在现代科技发展中的重要作用，增强其社会责任感和使命感。
分析课程性质、学生特点和教学要求，本课程目标将分解为以下具体学习成果：1. 学生能够熟练运用二进制数、逻辑门进行基本逻辑运算。
2. 学生能够设计并分析简单的组合逻辑电路，如编码器、译码器等。
3. 学生能够通过图表、真值表等方式，解决实际问题，如逻辑函数的化简、逻辑电路的分析等。
4. 学生能够在实验过程中，掌握基本的实验操作技能，具备一定的故障排查能力。
5. 学生能够主动参与课堂讨论，积极与同学分享学习心得，形成良好的学习氛围。
二、教学内容根据课程目标，教学内容分为以下三个部分：1. 数字逻辑基础理论- 二进制数及其运算- 逻辑门电路原理与应用- 常用组合逻辑电路（编码器、译码器、数据选择器、数据分配器）- 逻辑函数及其化简方法教学内容参考教材相关章节，确保学生掌握基本概念和原理。
2. 数字逻辑电路设计- 逻辑门电路的设计与搭建- 组合逻辑电路的设计与分析- 逻辑函数的实现与应用- 课时安排：8课时该部分内容以教材为核心，结合实际案例，培养学生的设计能力和动手能力。
华侨大学电子工程系IC 工艺及版图设计 课程实验（六）数字功能模块版图布局设计华侨大学厦门专用集成电路系统重点实验室 -2011-IC 工艺及版图设计课程实验六 数字功能模块版图布局设计 一、实验目的1.掌握使用 Cadence Virtuoso XL 版图编辑软件进行数字功能模块版图布局设计 2.掌握使用分层次版图设计方法提高设计效率 3.掌握数字逻辑单元版图布局 4.了解使用 Mutipart-Path 绘制 GuardRing二、实验软件：Cadence IC 5141 Virtuoso XL三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用 PDK 进行版图编辑，并掌握 Calibre 进行 LVS 验证及 Debug 的方法，验证版图设计的正确性。
IC 工艺及版图设计课程实验四 教学任务 数字功能模块电路版图布局设计 专业能力： 教学目标 1. 掌握使用分层次设计方法提高版图布局设计效率 2. 掌握数字逻辑电路版图布局 3. 练习使用 Calibre 进行 LVS 验证 教学内容 重点 难点 1. Cadence Virtuoso 进行数字逻辑单元版图设计 2. Calibre 进行 LVS 验证及 Debug 数字功能模块电路版图布局设计及 Calibre LVS 验证 数字功能模块电路版图布局设计及 Calibre LVS 验证 学时 2华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1 华侨大学厦门专用集成电路系统重点实验室第一部分 实验演示部分在上一次实验中我们已经掌握了数字单元模块电路的布局方法，在本次课程实验中我们 将依靠上次课程设计完成的单元模块电路来构成比较复杂的电路：64 分频电路。
通过完成这 个分频电路的布局，掌握分层次版图布局设计的方法。
并且在该实验中通过 Calibre 的 LVS 验证工具来验证版图和原理图的一致性。
华侨大学电子工程系IC 工艺及版图设计 课程实验（四）数字逻辑单元版图设计华侨大学厦门专用集成电路系统重点实验室 -2010-IC 工艺及版图设计课程实验四 数字逻辑单元版图设计 一、实验目的1.掌握使用 Cadence Virtuoso XL 版图编辑软件进行数字逻辑单元版图设计 2.掌握使用 PDK 进行版图设计提高设计效率 3.掌握数字逻辑单元版图布局 4.掌握 Dracula 进行 LVS 版图验证方法二、实验软件：Cadence IC 5141 Virtuoso XL三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用 PDK 进行版图编辑，并掌握 Dracula 进行 DRC & LVS 验证的方法，验证版图设计的正确性。
IC 工艺及版图设计课程实验四 教学任务 数字逻辑单元电路版图设计 专业能力： 教学目标 1. 掌握使用 PDK 提高版图布局设计效率 2. 掌握数字逻辑电路版图布局 3. 掌握 Dracula 进行 LVS 验证 教学内容 重点 难点 1. Cadence Virtuoso 进行数字逻辑单元版图设计 2. Dracula 进行 DRC & LVS 验证 数字逻辑单元电路版图设计及 Dracula 验证 数字逻辑单元电路版图设计及 Dracula 验证 学时 2华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1 华侨大学厦门专用集成电路系统重点实验室第一部分 实验演示部分前面的实验中我们已经学习了 MOSFET 的基本版图结构。
在本次课程实验中将通过使用代 工厂提供的 PDK（Process Design Kit）来辅助我们进行版图的设计。
PDK 就是一系列技术档 案， 提供全定制 IC 设计时所需的基础架构元素, 如参数化单元库(PCell)、 设计规则(rule decks)、 仿真模型及其他更多项目。
PDKs 都是针对个别晶圆厂与制程组合而建立的， 以确保所有元素 能够密切配合。
在本次实验中我们主要进行数字逻辑单元版图的布局设计，并学习使用 Dracula 进行设计规则检查以及进行版图和原理图的对照，验证自己设计的版图的正确性。
在 进行本次实验前请确认已经掌握 DiVA DRC 和 DiVA Extract 的使用方法。
为了试验顺利进行请先在 Layout Editing 视窗中选择 Options-Display…查看显示分辨 率是否是 0.1（或 0.05） 。
在本次实验中将进行反相器、两输入与非门、两输入或非门的版图设计。
设计的单元版 图将下次实验中作为构成较复杂数字功能电路的组成单元。
1.1 使用 Virtuoso XL 辅助版图布局在本步骤中，我们将介绍从使用 Virtuoso XL 从原理图中导出版图，辅助进行布局布线 设计的方法。
①使用 Library Manager 窗口，打开已经存在的 Schematic。
方法：打开设计的原理图所存在的路径，如 Digital-NAND2-Shcematic,右键 Open。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）2 华侨大学厦门专用集成电路系统重点实验室②从原理图产生版图 在 Schematic 编辑窗口中选择 Tools-Design Synthesis-Layout XL华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）3 华侨大学厦门专用集成电路系统重点实验室③新建版图请选择”Create New”打开已经存在的版图打开”Open Existing”。
在此我们新建版图，选择 Creat New 弹出新建版图文件的相关信息，这个可以不用管， 直接 OK。
④生成版图编辑的界面，完成之后请在版图编辑界面查看 Options，将显示解析度设置 为 0.05.（请确认，否则，以后调用版图可能会无法对齐） 。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）4 华侨大学厦门专用集成电路系统重点实验室⑤在版图编辑窗口，点击 Design – Gen From Source…点击从源生成版图时，会弹出以下新建版图属性，请将 PIN 的层次改为 A1 的 PN 层，宽 0.6 高 0.6，完成后点击 Apply 运用。
Boundary Area Estimation 是用于辅助布局规划的工 具，可以生产期望的版图面积范围，仅起参考用，在本次实验中可以不用管。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）5 华侨大学厦门专用集成电路系统重点实验室以上设置完成后，点击 OK，生成构成版图的器件。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）6 华侨大学厦门专用集成电路系统重点实验室点击器件移动器件时会在原理图上标示该器件的位置，同时在版图编辑界面上也有飞线 反应器件之间的连线关系。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）7 华侨大学厦门专用集成电路系统重点实验室⑥刚开始不熟悉版图编辑的话，可以使用 m 移动命令，将版图大致按原理图的方位排列 器件。
⑦按照合理的布局，进行器件合并。
器件翻转可以先按 m 再按 F3 键，进行水平、垂直翻 转。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）8 华侨大学厦门专用集成电路系统重点实验室将有合并关系的器件放置在一起，Virtuoso XL 自动吸合，进行合并。
⑧合并后进行布局。
布局规划，为了以后更方便调用，所以可以考虑将电源 VDD 上端和 GND 下端相距 30um(或某一固定值)。
方便数字电路进行电源轨道布局。
VDD 和 GND 使用 3um 宽的 A1.华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）9 华侨大学厦门专用集成电路系统重点实验室⑨按照连接关系进行连线，并需要进行衬底接触和阱接触。
上方是 3um 的 VDD 电源线， 下方是 3um 的 GND 地线。
使用多晶或金属层进行连线，将器件连接成我们希望的结构。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）10 华侨大学厦门专用集成电路系统重点实验室注意在进行单元电路布局时我们不希望使用 M2 层金属进行连线，M2 留到单元电路之间 的连接关系时，才使用。
当然有些版图设计人员，在数字版图中习惯严格遵守纵向 M1 横向 M2 的交错布局（M1 纵 M2 横 M3 纵 M4 横或 M1 横 M2 纵 M3 横 M4 纵） 。
好的布局习惯对大规模数字电路布图有事倍功半的效果。
⑩布局完成后请先使用 DiVA DRC 进行版图设计规则检查。
1.2 Stream OUT当设计的电路在 Cadence Design Framework 中完成 DiVA 的验证后，必须将 Layout View 转换成业界布局资料交换的标准格式 GDSII 格式，该步骤可以在 Cadence 中由 Stream Out 方 式得到。
光罩的制作是相当昂贵的，流片费用动则上万，为了保证不花冤枉钱，布局验证非常重 要，布局验证包括 DRC、ERC、LVS、LPE、PRE。
目前布局工具较常用的工具有：Cadence 的 DiVA，Dracula，Assura；Mentor 公司的 Calibre 等。
Cadence 的 Dracula 是公认的版图验证 标准，几乎所有的 IC 公司都拿他做 Sign Off 的凭证，工具标价是 20 万美元。
Cadence 还提 供一套免费的验证系统 DiVA，整合在 Virtuoso。
DiVa 在验证小规模 Layout 时，速度快，同 时采用 On-Line 交互方式，缺点是大型版图时，无法进行完整验证。
所以在版图设计时一般 采用 DiVA 进行小型 Cell 或中型 Block 的布局验证，整体验证则采用 Dracula 来进行处理。
需要注意的是由于 Dracula 的限制，Cell Name 与 PIN Name 请使用英文字母，不可以使用“-” “_”或与数字开头。
另外 IN ，OUT 为 Dracula 系统的保留字也不可以使用。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）11 华侨大学厦门专用集成电路系统重点实验室①在 CIW 窗口中进行如下操作。
Run Directory: Library : Cell: View : View OUTput: Stream DB OUTput File:②弹出转出成功的提示框。
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）12 华侨大学厦门专用集成电路系统重点实验室1.3 Dracula DRC 验证⑴需要两个文件，.db 和.drc 文件 （.drc 可以在 Dracula 文件夹下找到 6S05DPTM-ST02 DRC File for Metal2.drc 并重命 名为 DRC.drc 方便调用） (.db 文件由上一步骤 Stream Out 得到。
) ⑵修改.DRC 文件⑶运行 DRC： 将这两个文件放在一个文件夹下，假设/home/hww/lab/DRC/NAND2 ① 运 行 Terminal 后 ， 输 入 cd /home/hww/lab/DRC/NAND2 表 示 进 入 该 位 置 为 /home/hww/lab/DRC/NAND2 文件夹中进行操作。
请依据个人需要进行修改。
②进入到该文件夹下后输入 PDRACULA 回车（该步骤产生 DRC 的执行 Script）华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）13 华侨大学厦门专用集成电路系统重点实验室③接着输入/g DRC.drc 回车（取得 Command File）④接着输入/f注意生产了 文件 ⑤接着输入 >NAND2.log 回车执行 DRC 验证，该验证会产生大量文件，需要占 用一定时间：华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）14 华侨大学厦门专用集成电路系统重点实验室使用虚拟机的同学请在运行 DRC 的文件路径中找到生成的 文件。
