三人多数表决电路教学提纲
- 格式:doc
- 大小:323.00 KB
- 文档页数:12
《组合逻辑电路设计-三人表决器》说课稿《组合逻辑电路设计-三人表决器》说课稿一、教材分析(一)本节内容的地位和作用目前我所使用的教材是高等教育出版社出版的《电子技术基础与技能》(2 010年第一版,主编张金华)本节内容位于第七章“组合逻辑电路”中的第一节,主要讲述组合逻辑电路的设计步骤,并结合实例讲述组合逻辑电路设计的思路和方法。
本节是组合逻辑电路的重要组成部分,它在教材中起着承前起后的作用,既是对前面所学的逻辑电路图、真值表、逻辑函数表达式以及逻辑代数等知识的综合应用,又为后续编码器、译码器等中规模组合逻辑电路的学习奠定基础。
通过本课的学习,让学生明确组合逻辑电路设计的思路与方法,体会到所学知识点相互之间的联系及在实际中的应用,因此占有非常重要的地位。
(二)教学目标根据本节课教学内容及教学大纲要求,结合学生专业的特点,确立本节课教学目标如下:1、知识目标:(1)掌握组合逻辑电路的设计步骤。
(2)理解组合逻辑电路的设计思路和方法。
(3)使学生掌握用实验的方法去验证解题方法的正确性。
2、能力目标:通过组合逻辑电路实例分析和实验,让学生掌握组合逻辑电路的设计方法,提高对小规模集成电路的应用能力;从而培养学生分析和解决实际问题的能力。
(1)能够正确识别74LS02芯片的各引脚功能。
(2)能正确应用74LS02芯片进行简单逻辑电路的设计。
3、思想目标:(1)培养学生自信、勤奋、乐于动脑、严谨治学的学习态度和精神。
(2)加强师生间的交流与互动,让学生在学习过程中有成功的欲望和获得知识后的喜悦。
(3)在教学中,结合有关知识教育学生热爱本专业,使其具有较好的职业道德、团队精神和组织协调能力,培养创新意识。
(三)教学重点、难点1、教学重点:组合逻辑电路的设计思路和步骤。
2、教学难点:(1)、用逻辑变量之间的关系来分析实际问题;(2)、要求学生学会用TTL小规模集成块来设计实际的电路。
二、教学分析1、学情分析:本课程教授对象是本校10春101电子班学生,该班学生基础知识薄弱,但他们喜欢动手操作,好胜心强。
教学过程与时间分配主要教学内容及步骤备注新课导入(3分钟)播放一段家庭幽默大赛的视频。
提出任务:请同学们为学校艺术部绕口令比赛的评委设计一个三人表决器。
功能要求:少数服从多数。
吸引学生注意力,提高他们对本堂课的学习兴趣。
为学生创造具体的教学情境和工作任务,激发学生学习的主动性和积极性。
教学过程与时间分配主要教学内容及步骤备注一、认识三人表决器,三名评委进行评判,决定选手的“淘汰”或“晋级”。
二、让学生思考组合逻辑的设计步骤。
1.逻辑抽象,列真值表万事开头难,通过教师的引导和点拨形成表格形式,更容易让学生理解实际问题的逻辑关系,并成功进行逻辑赋值。
5、制作实际电路这一步是难点,分析不清楚就很难动手组建电路。
教学过程与时间分配主要教学内容及步骤备注动手实践1、动手连接所设计的逻辑电路并测试其的功能引导学生如何运用已集成块(CD4081、CD4075)来实现逻辑电路功能。
用PPT展示出所设计的逻辑电路原理图和实物对应的电路图。
学生们在教材中查询CD4081、CD4075的内部结构及各引脚功能。
(20分钟)2、学生应用设计方法进行三人表决器的设计教师巡视整个实训室,观察每个实训小组(2人/组)的设计进度情况,随时给予指导和鼓励,提醒学生按照设计工作页中的步骤进行思考和设计。
并记录实训纪律情况和设计完成过程中学生出现困难的地方。
完成的效果图如下图所示:教师精心设计的学生设计工作页,帮助学生理清设计的步骤和方法。
教学过程与时间分配主要教学内容及步骤备注。
专案一三人表决器的规律电路设计与製作专案一姓名张贤贤学号 20210894专业数位电子技术指导老师林梅三人表决器的规律电路设计与製作一:设计要求1.对电路图的原理进行分析,并对原理图进行改良。
用**软体进行**除错,弄清楚电路的工作原理。
2.生疏各元件的效能和设定元件的引数。
3.对原件的效能进行评估和替换,用效能和使用範围更好,更常用的原件进行替换,使自己实际是原件更接近实际使用。
4.原件安装符合工艺要求,既考虑其效能又应美观整齐。
焊接原件要留意焊点的圆润。
5.学会数字规律电路的设计方法。
6.培育自己的分析故障和解决问题的力气。
二:原件清单电阻、晶片、按钮、发光二级管、电源2. 原件的检测(1)电阻的检测:先用色环法对电阻进行读书,然后再用万用表打到相应的电阻档对电阻进行一步的检测。
(2)发光二极体的检测:将万用表打至欧姆档*10k,万用表的表笔对发光二极体进行反接,假如发光二级管会发光,那么说明该发光二级管是好的。
(3)按钮的检测:将万用表打至欧姆档*1k,用万用表的表笔接在按钮的两端,假如万用表打到无穷大,按下按钮万用表的指标达到零,那么说明该按钮接通了,也是好的;反之是坏的。
三:三人表决器的规律电路的设计(1)完成真值表(2)由真值表写出表示式。
y=a’bc+ab’c+abc’+abc(3)卡诺图bc 00 01 11 10a 0 1用代数法和卡诺图法化简:y=a’bc+ab’c+abc’+abc=ab+bc+ac=ab+bc+ac=ab*bc*ac四:三人表决器的**图1: 与非门74ls00的原理图**图:装配图:五:留意事项1:整合块插入槽中,使标识向左,不能插反,然后明确引脚及引脚功能。
2:电源採用5v直流电。
六:心得体会通过这次的设计,我从中收穫了很多,懂得了对电路的进一步分析,也从而巩固和提高电路的设计力气、元件的选择及检测的力气等,同时也对我们所学的学问的把握。
通过设计,我们的动手力气在渐渐增加,焊接的技术也在进一步得提高。
实验名称:三人多数表决电路学生姓名:班级:学号:
一、实验目的及要求:
1.实验目的:
(1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路。
(2)学会对实验板上的FPGA/CPLD进行编程下载。
(3)硬件验证自己的设计项目。
2.实验要求:
用与非门设计三人多数表决电路。
(1)要求所设计的电路有三个输入端:A 、 B 、 C
(2)一个输出端:Y
(3)要求对所设计的电路仿真。
(4)下载到实验板上。
二、实验原理:
根据三人多数表决的要求可知:输出
Y+
=①
+
AC
BC
AB
若用与非门进行设计,则对①式右端进行两次取反即可得到下式:
(('AC
AB
Y=②
BC
)'
()
)'
()'
由②式易知整个电路由三个二输入的与非门和一个三输入的与非门组成。
三、实验步骤:
⒈原理图输入
在QuartusⅡ软件界面下,在bdf
.文件中输入原理图如下:
⒉依次进行编译、综合、适配等步骤。
批阅老师:年月日
⒊建立波形文件并对其进行仿真,其中功能仿真图形如下:
其时序仿真图形如下:
四、实验说明:
时序仿真相比功能仿真更符合实际,输出端会有一定的延时。
批阅老师:年月日。
真验十九三人普遍表决电路的安排之阳早格格创做一、安排脚段1、掌握用门电路安排拉拢逻辑电路的要领.2、掌握用中规模集成拉拢逻辑芯片安排拉拢逻辑电路的要领.3、央供共教们不妨根据给定的题目,用几种要领安排电路.二、安排央供1、用三种要领安排三人普遍表决电路.2、分解百般要领的便宜战缺面.3、思索四人普遍表决电路的安排要领.央供用三种要领安排一个三人普遍表决电路.央供自拟真验步调,用所给芯片真止电路.三、参照电路设按键共意灯明为输进下电仄(逻辑为1),可则,没有按键共意为输进矮电仄(逻辑为0).输出逻辑为1表示赞成;输出逻辑为0表示表示阻挡于.根据题意战以上设定,列逻辑状态表如表19-1.由逻辑状态表可知,能使输出逻辑为1的惟有四项:第4、6、7、8 项.故,表决器的辑逻表白式应是:从化简后的逻辑表白式可知,前一项括号中表白的是一个同或者门闭系.果此,做逻辑图如下.经时常使用去安排拉拢逻辑电路的MSI芯片主假如:译码器战数据采用器.安排步调前几步共上,写出的逻辑函数表白式不妨没有化简,曲交用最小项之战的形式,而后根据题图19—1 三人表决电路目央供采用符合的器件,而且绘出本理图真止.四、真验设备与器件本真验的设备战器件如下:真验设备:数字逻辑真验箱,逻辑笔,万用表及工具;真验器件:74LS00、74LS20、74LS138、74LS153等.五、真验报告央供1、写出简曲安排步调,绘出真验线路.2、根据真验截止分解百般安排要领的便宜及使用场合.真验二十序列脉冲检测器的安排一、安排脚段1、教习时序逻辑电路的安排与调试要领.2、相识序列脉冲爆收器战序列脉冲检测器的功能辨别及安排要领.二、安排央供及技能指标1、安排一个序列脉冲检测器,当连绝输进旗号110时,该电路输出为1,可则输出为0.2、决定合理的总体筹备.对于百般筹备举止比较,以电路的进步性、结构的繁简、成本的下矮及创造的易易等圆里做概括比较.自拟安排步调,写出安排历程,采用符合的芯片,完毕绘出电路图.3、组成系统.正在一定幅里的图纸上合理筹备,常常是按旗号的流背,采与左进左出的程序晃搁各电路,并标出需要的证明.注意:还需安排一个序列脉冲爆收器,动做序列脉冲检测器的输进旗号.4、用示波器瞅察真验中各面电路波形,并与表里值相比较,分解真验论断.三、安排证明与提示图20-1串止输进序列脉冲检测器本理框图.它的功能是:对于输进旗号X逐位举止检测,若输进序列中出现“110”,当末尾的“0”旗号序列仍为“110”端Z为“0”.时钟CP12345678输进X01101110图20-1 串止输进序列脉冲检测器本理框图输出Z00010001调试重心:1、分块调试,即先调试出序列脉冲爆收器的电路,再调试序列脉冲检测器的电路.2、序列脉冲爆收器战序列脉冲检测器应包管共步.脉冲爆收器电路的形式很多,为使电路简朴化,不妨用十进造计数器的最下位动做输出.四、真验设备与器件本真验的设备战器件如下:真验设备:数字逻辑真验箱、单踪示波器、逻辑笔,万用表及工具;真验器件:74LS00、74LS112、74LS290、555定时器战电阻电容若搞.四、安排报告央供1、绘出总体本理图及总电路框图.2、单元电路分解.3、尝试截止及调试历程中所逢到的障碍分解.真验十一多路才华抢问拆置一、真验脚段1、教习数字电路中D触收器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的概括使用.2、认识多路才华抢问拆置的处事本理.3、相识简朴数字系统真验、调试及障碍排除要领.二、真验本理图11-1为供四人用的才华抢问拆置线路,用以推断抢问劣先权.图11-1才华抢问拆置本理图图中F1为四D触收器74LS175,它具备大众置0端战大众CP端,引足排列睹附录;F2为单4输进与非门74LS20;F3是由74LS00组成的多谐振荡器;F4是由74LS74组成的四分频电路,F3、F4组成抢问电路中的CP时钟脉冲源,抢问开初时,由主持人扫除旗号,按下复位开闭S,74LS175的输出Q1~Q4齐为0,所有收光二极管LED均燃烧,当主持人宣布“抢问开初”后,最先做出推断的参赛者坐时按下开闭,对于应的收光二极管面明,共时,通过与非门F2收出旗号锁住其余三个抢问者的电路,没有再交受其余旗号,曲到主持人再次扫除旗号为止.三、真验设备与器件1、+5V曲流电源;2、逻辑电仄开闭;3、逻辑电仄隐现器;4、单踪示波器;5、数字频次计;6、曲流数字电压表;7、74LS175、74LS20、74LS74战74LS00.四、真验真质与步调1、尝试各触收器及各逻辑门的逻辑功能.2、图11-1交线,抢问器五个开闭交真验拆置上的逻辑开闭、收光二极管交逻辑电仄隐现器.3、断开抢问器电路中CP脉冲源电路,单独对于多谐振荡器F3及分频器F4举止调试,安排多谐振荡器10K电位器,使其输出脉冲频次约4KHz,瞅察F3及F4输出波形及尝试其频次.4、试抢问器电路功能交通+5电源,CP端交真验拆置上连绝脉冲源,与沉复频次约1KHz.(1)抢问开初前,开闭K1、K2、K3、K4均置“0”,准备抢问,将开闭S置“0”,收光二极管齐燃烧,再将S置“1”.抢问开初,K1、K2、K3、,K4某一开闭置“1”,瞅察收光二极管的明、灭情况,而后再将其余三个开闭中任一个置“1”,瞅察收光二极的明、灭有可改变.(2)沉复(1)的真质,改变K1、K2、K3、K4任一个开闭状态,瞅察抢问器的处事情况.(3)完齐尝试断开真验拆置上的连绝脉冲源,交进F3及F4,再举止真验.五、真验预习央供若正在图11-1电路中加一个计时功能,央供计时电路隐现时间透彻到秒,最多节造为2分钟,一朝超出限时,则与消抢问权,电路怎么样矫正.六、真验报告1、分解才华抢问拆置各部分功能及处事本理.2、归纳数字系统的安排、调试要领.3、分解真验中出现的障碍及办理办法.真验十二数字电子秒表一、真验脚段1、教习数字电路中JK触收器、时钟爆收器及计数、译码隐现等单元电路的概括应用.2、教习电子秒表的调试要领.二、真验本理图12-1为电子秒表的电本理图.按功能分成三个单元电路举止分解.1、统造电路图12-1中单元Ⅰ为用集成JK触收器组成的统造电路为三进造计数器,图12-2为三进造计数器的状态变换图.其中00状态为电子秒表脆持状态, 01状态为电子秒表浑整状态, 10状态为电子秒表计数状态.JK触收器正在电子秒表中的本能是为计数器提供浑整旗号战计数旗号.注意:调试的时间先对于JK触收器浑整.2、时钟爆收器图12-1中单元Ⅱ为用555定时器形成的多谐振荡器,是一种本能较佳的时钟源.安排电位器 RW ,使正在输出端3赢得频次为50HZ 的矩形波旗号,当JK 触收器Q2=1时,门5开开,此时50HZ 脉冲旗号通过门5动做计数脉冲加于计数器①的计数输进端CP2.4、计数及译码隐现二—五—十进造加法计数器74LS90形成电子秒表的计数单元,如图12-1中单元Ⅲ所示.其中计数器①交成五进造形式,对于频次为50HZ 的时钟脉冲举止五分频,正在输出端Q3博得周期为0.1S 的矩形脉冲,动做计数器②00011011图12-2 JK 触收器组成的三进造状态变图12-1 电子秒表本理图图12-3 74LS90引足排列的时钟输进.计数器②及计数器③交成8421码十进造形式,其输出端与真验拆置上译码隐现单元的相映输进端连交,可隐现0.1~0.9秒;1~9.9秒计时.注:集成同步计数器74LS9074LS90是同步二—五—十进造加法计数器,它既不妨做二进造加法计数器,又不妨做五进造战十进造加法计数器.图12-3为74LS90引足排列,表12-1为功能表.表12-1功能;而且还可借帮R0(1)、R0(2)对于计数器浑整,借帮S9(1)、S9(2)将计数器置9.其简曲功能详述如下:(1)计数脉冲从CP1输进,Q0动做输出端,为二进造计数器.(2)计数脉冲从CP2输进,Q3Q2Q1动做输出端,为同步五进造加法计数器.(3)若将CP2战Q0贯串,计数脉冲由CP1输进,Q3、Q2、Q1、Q0动做输出端,则形成同步8421码十进造加法计数器.(4)若将CP1与Q3贯串,计数脉冲由CP2输进,Q0、Q3、Q2、Q1动做输出端,则形成同步二五混同进造计数器.(5)浑整、置9功能.1)同步浑整当R0(1)、R0(2)均为“1”;S9(1)、S9(2)中有“0”时,真止同步浑整功能,即Q3Q2Q1Q0=0000.2)置9功能当S9(1)、S9(2)均为“1”;R0(1)、R0(2)中有“0”时,真止置9功能,即Q3Q2Q1Q0=1001. 三、真验设备1、+5V曲流电源;2、单踪示波器;3、曲流数字电压表;4、数字频次计;5、单次脉冲源;6、连绝脉冲源;7、逻辑电仄开闭;8、逻辑电仄隐现器;9、译码隐现器;10、74LS00×2、555×1、74LS90×3战74LS112、电位器、电阻战电容若搞.四、真验真质与步调由于真验电路中使用器件较多,真验前必须合理安插各器件正在真验拆置上的位子,使电路逻辑领会,交线较短.真验时,应依照真验任务的序次,将各单元电路逐个举止交线战调试,即分别尝试基础RS触收器、单稳态触收器、时钟爆收器及计数器的逻辑功能,待各单元电路处事仄常后,再将有闭电路逐级连交起去举止尝试……,曲到尝试电子秒表所有电路的功能.那样的尝试要领有好处查看战排除障碍,包管真验成功举止.1、统造电路(JK触收器)的尝试尝试要领为:加三个单脉冲,瞅是可完毕类似图12-2的三个灵验状态的一次循环.2、时钟爆收器的尝试尝试要领参照真验十五,用示波器瞅察输出电压波形并丈量其频次,安排RW,使输出矩形波频次为50Hz3、计数器的尝试(1) 计数器①交成五进造形式,RO(1)、RO(2)、S9(1)、S9(2)交逻辑开闭输出插心,CP2交单次脉冲源,CP1交下电仄“1”,Q3~Q0交真验设备上译码隐现输进端D、C、B、A,按表12-1尝试其逻辑功能,记录之.(2) 计数器②及计数器③交成8421码十进造形式,共真质(1)举止逻辑功能尝试.记录之.(3) 将计数器①、②、③级连,举止逻辑功能尝试.记录之.4、电子秒表的完齐尝试各单元电路尝试仄常后,按图12-1把几个单元电路连交起去,举止电子秒表的总体尝试.加三个单脉冲,瞅察是可处事正在三个灵验循环状态(浑整、计数、停止).注意:三个灵验循环状态的程序没有克没有及错.5、电子秒表准确度的尝试利用电子钟或者脚表的秒计时对于电子秒表举止校准.五、预习报告1、复习数字电路中JK触收器,时钟爆收器及计数器等部分真质.2、除了本真验中所采与的时钟源中,采用其余二种分歧典型的时钟源,可供本真验用.绘出电路图,采用元器件.3、列出电子秒表单元电路的尝试表格.4、列出调试电子秒表的步调.六、真验报告1、归纳电子秒表所有调试历程.2、分解调试中创造的问题及障碍排除要领.。
三人表决电路课程设计一、教学目标本节课的教学目标是让学生了解并掌握三人表决电路的基本原理和搭建方法,培养学生的动手能力和团队协作精神。
具体目标如下:1.知识目标:学生能够理解三人表决电路的定义、工作原理和应用场景;知道电路图中各个元件的作用和连接方式。
2.技能目标:学生能够独立搭建三人表决电路,并进行实验验证;能够分析并解决实验过程中遇到的问题。
3.情感态度价值观目标:学生通过团队协作,培养互相帮助、共同进步的精神;感受电工电子技术的魅力,提高对科技的兴趣。
二、教学内容本节课的教学内容主要包括以下几个部分:1.三人表决电路的基本原理:介绍三人表决电路的定义、工作原理和应用场景,让学生了解电路图中各个元件的作用和连接方式。
2.三人表决电路的搭建方法:讲解如何搭建三人表决电路,包括元件的选择、电路连接、实验操作等步骤。
3.实验验证:学生分组进行实验,验证三人表决电路的功能,并在实验过程中学习分析问题和解决问题的方法。
三、教学方法为了提高教学效果,本节课采用以下几种教学方法:1.讲授法:教师讲解三人表决电路的基本原理和搭建方法,引导学生掌握关键知识点。
2.讨论法:学生在教师指导下,分组讨论实验过程中遇到的问题,共同寻找解决方案。
3.实验法:学生动手搭建三人表决电路,并进行实验验证,培养实践操作能力。
4.案例分析法:教师选取典型的案例,让学生分析并解释三人表决电路在实际应用中的作用。
四、教学资源为了支持教学内容和教学方法的实施,本节课准备以下教学资源:1.教材:三人表决电路相关章节,为学生提供理论指导。
2.参考书:提供 additional references,帮助学生深入理解三人表决电路的相关知识。
3.多媒体资料:制作PPT、视频等资料,直观展示三人表决电路的原理和实验过程。
4.实验设备:提供三人表决电路实验套件,让学生动手实践。
五、教学评估为了全面、客观地评估学生的学习成果,本节课采用以下评估方式:1.平时表现:观察学生在课堂上的参与程度、提问回答情况以及团队协作表现,给予相应的评价。
《组合逻辑电路——三人表决器》教学案例设计
逻辑电路是计算机技术中重要的分支,在这方面,学习运用组合逻辑电路是计算机科学专业学生的重要部分,因而有必要设计一些教学案例为学生提供学习机会。
本文将以“组合逻辑电路三人表决器”为核心,设计一套实用的教学案例,为学生学习组合逻辑电路提供科学依据。
首先,本文的教学案例的实施需要先确定三人表决器的电路结构,以及它的正确使用方法。
此外,由于三人表决器是一种组合逻辑电路,它的性能取决于其电路的编辑方式和功能的准确性。
因此,教师应该在教学时,详细地讨论三人表决器的电路结构、编辑方式以及它的功能。
其次,为了深入地讨论三人表决器的电路编辑方式,教师可以采用实验演示的方式,展示三人表决器在不同输入条件下的不同编辑方式。
学生可以根据实验演示的结果,对三人表决器电路的编辑方式进行深入理解。
此外,教师可以分小组,让学生设计基于三人表决器的不同应用场景,解决问题,丰富学生的实践能力。
最后,学生在学习完三人表决器的相关内容之后,可以采用反馈的方式,将自己的学习经历与感受分享给其他学生,进一步提升大家对组合逻辑电路的理解深度。
学生也可以根据自身学习情况,设计一些更加实用的教学案例,为他人提供学习机会。
总之,本文的教学案例以“组合逻辑电路三人表决器”为核心,以结构讨论、实验演示、小组设计、学习反馈等多种方式,为学生提
供实用的组合逻辑电路学习机会,从而提升学生的理解深度及实践能力。
技能训练-仿真设计三人投票表决电路一.实训目的1.掌握简单应用电路的设计及测试方法2.掌握使用仿真软件Multisim 10进行电路的仿真调试3. 熟悉逻辑电路设计的流程二.实训器材1.设计题目试设计一个3人表决电路,多数人同意,提案通过,否则提案不通过。
2. 设计步骤用小规模集成电路设计组合逻辑电路的一般步骤如下:(1)分析设计任务,确定输入变量、输出变量,找到输出与输入之间的因果关系,列出真值表;(2)由真值表写出逻辑表达式;(3)化简变换逻辑表达式;(4)根据表达式画出逻辑图。
3. 根据逻辑图选择集成电路芯片,并进行仿真调试。
(1)设计流程可参照例(2)选择不同的逻辑图,就会有不同的仿真电路,同理,实现同一功能的实际电路也会不同。
4. 仿真电路示例,如图1-80所示。
图1-80 三人投票表决仿真电路5.自己设计实训表格,将仿真结果填入表格中。
四.注意事项1.熟悉Multisim 10仿真软件的基本操作,了解各个元件的位置。
2.仿真仅仅是对电路设计的验证、调试,电路设计的关键在原理图的设计。
3. 想一想:针对本任务的设计题目,试用不同的逻辑电路图及不同的集成电路芯片实现本题目的要求。
五.实训考核任务:仿真设计三人投票表决电路班级姓名组号扣分记录得分项目配分考核要求评分细则正确连接电路20分能使用仿真软件,并能正确连接电路1.不会使用仿真软件扣10分2.未能正确连接电路扣5分能用与非门实现本题目的要求30分能正确进行仿真,能满足本题目的要求1.连接方法不正确,每处扣5分2.不能正确进行仿真,扣5分3.结果不准确,每次扣5分能用或门30能正确进行仿真,1.连接方法不正确,每处。
《组合逻辑电路——三人表决器》教学案例设计
三人表决器作为一种组合逻辑电路,它可以根据输入信号和控制信号,产生符合预期结果的输出信号,供其他用途使用。
在本文中,我们以“组合逻辑电路三人表决器”为标题,介绍这种组合逻辑电路的基本功能,它的实际用途,以及如何将其应用于实际的教学案例中。
首先,我们来介绍三人表决器的基本功能以及它的实际用途。
三人表决器的基本功能是根据输入信号和控制信号,产生符合预期结果的输出信号,它可以实现相对简单的多路复用和逻辑控制。
它的实际用途主要是在模拟电路中,用于实现周期性元件之间的调制、解调。
另外,它还可以用于故障检测电路,从而实现安全保护的目的。
接下来,我们来看看如何将三人表决器应用于实际的教学案例中。
具体来说,首先我们需要明确教学目标,如掌握三人表决器的基本功能,以及它的实际用途。
然后我们可以采用实验教学的方式,使用三人表决器和相关组件,结合实验课手册,设计相关的组合逻辑实验,比如使用三人表决器实现安全保护电路、恒定温度控制电路等。
最后,我们可以用真实的实验数据,结合理论知识,根据相关实验定性和定量的分析,让学生掌握三人表决器的基本功能,发展合理的思路,从而达到教学目标。
总之,三人表决器是一种简单而有用的组合逻辑电路,它的基本功能是根据输入信号和控制信号,产生符合预期结果的输出信号,它的实际用途有多种,具体来讲,可以用于模拟电路中调制解调,也可以用于故障检测电路,从而实现安全保护的目的。
在教学案例中,可
以应用三人表决器设计组合逻辑实验,通过实验数据与理论知识的结合,让学生掌握三人表决器的基本功能,发展合理的思路,从而达到教学目标。
三人表决电路课程设计一、课程目标知识目标:1. 学生能理解并掌握三人表决电路的基本原理和组成。
2. 学生能描述三人表决电路在不同情况下的工作状态。
3. 学生能运用所学知识分析三人表决电路的逻辑功能。
技能目标:1. 学生能够独立设计并搭建一个三人表决电路。
2. 学生能够运用逻辑表达式对三人表决电路进行描述和分析。
3. 学生能够运用所学知识解决实际生活中简单的逻辑问题。
情感态度价值观目标:1. 培养学生合作精神和团队意识,提高沟通与协作能力。
2. 培养学生勇于探索、积极思考的科学态度,增强解决问题的自信心。
3. 培养学生对电子技术的兴趣,激发学习热情,为未来学习打下基础。
课程性质:本课程为电子技术基础课程,旨在帮助学生掌握三人表决电路的基本原理和应用。
学生特点:学生为初中年级,具备一定的物理知识和实验技能,但对电子技术了解有限。
教学要求:结合学生特点,课程设计应注重实践操作,引导学生通过动手搭建和实验探索,掌握三人表决电路相关知识。
同时,注重启发式教学,激发学生思考和创新能力。
通过课程学习,使学生在知识、技能和情感态度价值观方面均取得具体的学习成果。
二、教学内容1. 三人表决电路的基本原理- 逻辑门电路的介绍- 三人表决电路的组成及工作原理- 逻辑表达式及其在三人表决电路中的应用2. 三人表决电路的搭建与实验- 电路元件的认识与使用- 搭建三人表决电路的步骤与方法- 实验操作注意事项及安全知识3. 三人表决电路的逻辑分析- 逻辑功能的描述与分析- 逻辑故障排查与处理- 逻辑电路在实际应用中的优化4. 教学内容的安排与进度- 第一节课:介绍逻辑门电路及三人表决电路的基本原理- 第二节课:动手搭建三人表决电路,进行实验操作- 第三节课:对三人表决电路进行逻辑分析,讨论优化方案教材章节关联:- 《电子技术基础》第四章:逻辑门电路及其应用- 《电子技术基础》第五章:组合逻辑电路教学内容科学性和系统性:本章节内容围绕三人表决电路的原理、搭建、实验和逻辑分析展开,使学生能够系统地学习和掌握电子技术基础知识,培养实践操作和逻辑思维能力。
尊敬的各位评委教师:大家好我是电子类2号选手,今天我说课的题目是?三人表决器逻辑电路的设计与制作?,接下来我将从目标确立、教材分析、教学设计、资源整合、教学过程、教学反思这六个方面向大家逐一阐述如何上好本次任务。
目标确立:依据教学大纲,结合学生能力开展要求,我确立的本任务的目标如下:掌握组合门电路的设计方法与步骤,能根据功能要求设计逻辑电路;会安装电路,实现所要求的逻辑功能;能借助资料读懂集成电路的型号,明确各引脚功能。
这将是本任务要到达的知识与技能目标;采用工程引领,任务驱动的教学模式,实现“做中教、做中学,教学做合一〞的教学理念,培养学生的自主学习能力和动手实践能力及初步的电路设计能力。
这将是本任务所要到达的过程与方法目标;通过创设情景、实物演示,激发对电子技术的好奇心和求知欲;通过自主完成整个电路的制作,体验成功的喜悦,增强自信心和成就感;通过小组协作共同完成教学任务,培养互助合作的团队精神。
这将是本任务要到达的情感与价值目标。
教材分析-----教材处理中等职业学校电子技术应用专业学生将要学习以下内容:电工根底、电子线路、电子测量仪器、电工测量仪表、电子技能与电工技能。
?电子线路?是该专业学生的专业根底课,它强调学生对知识与技能的获得,注重对学生综合应用能力的培养,学好这门课可以为学生学习后续课程及专业开展能力奠定良好的根底。
本工程内容节选自?电子线路?第十二章第四节局部。
本着“避虚就实〞原那么,坚持“三以一化〞的课程构建体系,将实践融入理论教学,开发工程我对教材做出如下处理:遵循学生认知规律,对接职业标准;典型工程为载体,实施行动导向教学;淡化理论教学,突出实践技能;以应用为主线,理论联系实际。
也就是让教师边做边教,让学生边学边做。
具体措施如:删除。
增加。
教材分析------教学重难点依据教学大纲,我将组合逻辑电路的设计方法与步骤作为本次任务的重点,只有掌握了组合逻辑电路的设计方法和步骤,才能明确设计思路,为后续实践操作提供指导。
五、教学策略选择(说明主要采用的教学方法、手段和活动设计等) 教法:项目教学法 学法:小组学习法六、教学过程(说明本节课教学的环节、具体的活动、所需的资源支持及其主要环节设计意图) 教学环节教师活动 预设学生活动设计意图一、(2分钟)情景创设:在“中国达人秀”的比赛现场,有3名裁判,当至少有两名裁判同意时,选手才可以顺利晋级。
请根据要求设计出一个逻辑电路,来实现这一功能。
创设情境,增强学生代入感和参与度二、(5分钟)任务分析 引导学生分析任务:三个输入量信息(评委 ) 有两种情况同意和不同意 一个输出量(表决结果)也有两种情况:晋级和淘汰也就是要实现少数服从多数功能,大家想想用我们前面所学的基本门电路能实现这个功评委A 评委B 评委C 选手结果× × × 淘汰 × × √ 淘汰 × √ × 淘汰 × √ √ 晋级 √ × × 淘汰 √ × √ 晋级 √ √ × 晋级 √ √ √ 晋级 引导学生分析任务,提出需求。
复习回顾前节知识点,同时分析其特点,提出问题:现有知识储备能否设计出满足要求的电路?能?三、(3分钟)复习回顾: 1.基本门电路的逻辑功能? 2.复合逻辑门电路的逻辑功能?提出需求:需要新的知识储备,引入组合逻辑电路的概念四、(10分钟)组合逻辑电路把我们熟悉的与门,或门,非门等逻辑门组合在一起构成的电路组合逻辑电路, 这个电路能不能从而实现少数服从多数的功能呢?我们就需要分析组合逻辑电路的特点。
特点是:结构上,在输入和输出之间只有信号的正向传输通路,没有从输出到输入的反馈回路;在功能上,任意时刻组合逻辑电路的输出状态仅取决于该时刻的输入信号,与电路原来的状态无关。
要设计的三人表决器就要先学习组合逻辑电路的分析与设计。
任务一:组合逻辑电路的概念?任务二:组合逻辑电路的特点五、(10分钟)组合逻辑电路的分析 组合逻辑电路的分析是指基于逻辑电路图,分析明确该电路的基本功能的过程。
三⼈多数表决电路教学提纲三⼈多数表决电路实验⼗九三⼈多数表决电路的设计⼀、设计⽬的1、掌握⽤门电路设计组合逻辑电路的⽅法。
2、掌握⽤中规模集成组合逻辑芯⽚设计组合逻辑电路的⽅法。
3、要求同学们能够根据给定的题⽬,⽤⼏种⽅法设计电路。
⼆、设计要求1、⽤三种⽅法设计三⼈多数表决电路。
2、分析各种⽅法的优点和缺点。
3、思考四⼈多数表决电路的设计⽅法。
要求⽤三种⽅法设计⼀个三⼈多数表决电路。
要求⾃拟实验步骤,⽤所给芯⽚实现电路。
三、参考电路设按键同意灯亮为输⼊⾼电平(逻辑为1),否则,不按键同意为输⼊低电平(逻辑为0)。
输出逻辑为1表⽰赞成;输出逻辑为0表⽰表⽰反对。
根据题意和以上设定,列逻辑状态表如表19-1。
A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 14、6、7、8 项。
故,表决器的辑逻表达式应是:从化简后的逻辑表达式可知,前⼀项括号中表达的是⼀个异或门关系。
因此,作逻辑图如下。
图19—1 三⼈表决电路经常⽤来设计组合逻辑电路的MSI芯⽚主要是:译码器和数据选择器。
设计步骤前⼏步同上,写出的逻辑函数表达式可以不化简,直接⽤最⼩项之和的形式,然后根据题⽬要求选择合适的器件,并且画出原理图实现。
四、实验设备与器件本实验的设备和器件如下:实验设备:数字逻辑实验箱,逻辑笔,万⽤表及⼯具;实验器件:74LS00、74LS20、74LS138、74LS153等。
五、实验报告要求1、写出具体设计步骤,画出实验线路。
2、根据实验结果分析各种设计⽅法的优点及使⽤场合。
实验⼆⼗序列脉冲检测器的设计⼀、设计⽬的1、学习时序逻辑电路的设计与调试⽅法。
2、了解序列脉冲发⽣器和序列脉冲检测器的功能区别及设计⽅法。
⼆、设计要求及技术指标1、设计⼀个序列脉冲检测器,当连续输⼊信号110时,该电路输出为1,否则输出为0。
2、确定合理的总体⽅案。
对各种⽅案进⾏⽐较,以电路的先进性、结构的繁简、成本的⾼低及制作的难易等⽅⾯作综合⽐较。
三人多数表决电路实验十九三人多数表决电路的设计一、设计目的1、掌握用门电路设计组合逻辑电路的方法。
2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。
3、要求同学们能够根据给定的题目,用几种方法设计电路。
二、设计要求1、用三种方法设计三人多数表决电路。
2、分析各种方法的优点和缺点。
3、思考四人多数表决电路的设计方法。
要求用三种方法设计一个三人多数表决电路。
要求自拟实验步骤,用所给芯片实现电路。
三、参考电路设按键同意灯亮为输入高电平(逻辑为1),否则,不按键同意为输入低电平(逻辑为0)。
输出逻辑为1表示赞成;输出逻辑为0表示表示反对。
根据题意和以上设定,列逻辑状态表如表19-1。
A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 14、6、7、8 项。
故,表决器的辑逻表达式应是:从化简后的逻辑表达式可知,前一项括号中表达的是一个异或门关系。
因此,作逻辑图如下。
图19—1 三人表决电路经常用来设计组合逻辑电路的MSI芯片主要是:译码器和数据选择器。
设计步骤前几步同上,写出的逻辑函数表达式可以不化简,直接用最小项之和的形式,然后根据题目要求选择合适的器件,并且画出原理图实现。
四、实验设备与器件本实验的设备和器件如下:实验设备:数字逻辑实验箱,逻辑笔,万用表及工具;实验器件:74LS00、74LS20、74LS138、74LS153等。
五、实验报告要求1、写出具体设计步骤,画出实验线路。
2、根据实验结果分析各种设计方法的优点及使用场合。
实验二十序列脉冲检测器的设计一、设计目的1、学习时序逻辑电路的设计与调试方法。
2、了解序列脉冲发生器和序列脉冲检测器的功能区别及设计方法。
二、设计要求及技术指标1、设计一个序列脉冲检测器,当连续输入信号110时,该电路输出为1,否则输出为0。
2、确定合理的总体方案。
对各种方案进行比较,以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较。
自拟设计步骤,写出设计过程,选择合适的芯片,完成画出电路图。
3、组成系统。
在一定幅面的图纸上合理布局,通常是按信号的流向,采用左进右出的规律摆放各电路,并标出必要的说明。
注意:还需设计一个序列脉冲产生器,作为序列脉冲检测器的输入信号。
4、用示波器观察实验中各点电路波形,并与理论值相比较,分析实验结论。
三、设计说明与提示图20-1串行输入序列脉冲检测器原理框图。
它的功能是:对输入信号X逐位进行检测,若输入序列中出现“110”,当最后的“0”在输入端出现时,输出Z为“1”。
其他情况下,输出端Z为“0”时钟CP12345678输入X 01101110输出Z 00010001调试要点:1、分块调试,即先调试出序列脉冲产生器的电路,再调试序列脉冲检测器的电路。
2、序列脉冲产生器和序列脉冲检测器应保证同步。
脉冲发生器电路的形式很多,为使电路简单化,可以用十进制计数器的最高位作为输出。
四、实验设备与器件本实验的设备和器件如下:实验设备:数字逻辑实验箱、双踪示波器、逻辑笔,万用表及工具;实验器件:74LS00、74LS112、74LS290、555定时器和电阻电容若干。
图20-1 串行输入序列脉冲检测器原理四、设计报告要求1、画出总体原理图及总电路框图。
2、单元电路分析。
3、测试结果及调试过程中所遇到的故障分析。
实验十一多路智力抢答装置一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
2、熟悉多路智力抢答装置的工作原理。
3、了解简单数字系统实验、调试及故障排除方法。
二、实验原理图11-1为供四人用的智力抢答装置线路,用以判断抢答优先权。
图中F1为四D触发器74LS175,它具有公共置0端和公共CP端,引脚排列见附录;F2为双4输入与非门74LS20;F3是由74LS00组成的多谐振荡器;F4是由74LS74组成的四分频电路,F3、F4组成抢答电路中的CP时钟脉冲源,抢答开始时,由主持人清除信号,按下复位开关S,74LS175的输出Q1~Q4全为0,所有图11-1智力抢答装置原理图发光二极管LED均熄灭,当主持人宣布“抢答开始”后,首先作出判断的参赛者立即按下开关,对应的发光二极管点亮,同时,通过与非门F2送出信号锁住其余三个抢答者的电路,不再接受其它信号,直到主持人再次清除信号为止。
三、实验设备与器件1、+5V直流电源;2、逻辑电平开关;3、逻辑电平显示器;4、双踪示波器;5、数字频率计;6、直流数字电压表;7、74LS175、74LS20、74LS74和74LS00。
四、实验内容与步骤1、测试各触发器及各逻辑门的逻辑功能。
2、图11-1接线,抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平显示器。
3、断开抢答器电路中CP脉冲源电路,单独对多谐振荡器F3及分频器F4进行调试,调整多谐振荡器10K电位器,使其输出脉冲频率约4KHz,观察F3及F4输出波形及测试其频率。
4、试抢答器电路功能接通+5电源,CP端接实验装置上连续脉冲源,取重复频率约1KHz。
(1)抢答开始前,开关K1、K2、K3、K4均置“0”,准备抢答,将开关S置“0”,发光二极管全熄灭,再将S置“1”。
抢答开始,K1、K2、K3、,K4某一开关置“1”,观察发光二极管的亮、灭情况,然后再将其它三个开关中任一个置“1”,观察发光二极的亮、灭有否改变。
(2)重复(1)的内容,改变K1、K2、K3、K4任一个开关状态,观察抢答器的工作情况。
(3)整体测试断开实验装置上的连续脉冲源,接入F3及F4,再进行实验。
五、实验预习要求若在图11-1电路中加一个计时功能,要求计时电路显示时间精确到秒,最多限制为2分钟,一旦超出限时,则取消抢答权,电路如何改进。
六、实验报告1、分析智力抢答装置各部分功能及工作原理。
2、总结数字系统的设计、调试方法。
3、分析实验中出现的故障及解决办法。
实验十二数字电子秒表一、实验目的1、学习数字电路中JK触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图12-1为电子秒表的电原理图。
按功能分成三个单元电路进行分析。
1、控制电路图12-1中单元Ⅰ为用集成JK触发器组成的控制电路为三进制计数器,图12-2为三进制计数器的状态转换图。
其中00状态为电子秒表保持状态, 01状态为电子秒表清零状态, 10状态为电子秒表计数状态。
JK触发器在电子秒表中的职能是为计数器提供清零信号和计数信号。
注意:调试的时候先对JK触发器清零。
2、时钟发生器图12-1中单元Ⅱ为用555定时器构成的多谐振荡器,是一种性能较好的时钟源。
调节电位器 R W ,使在输出端3获得频率为50H Z 的矩形波信号,当JK 触发器Q 2=1时,门5开启,此时50H Z 脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP 2 。
4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元,如图12-1中单元Ⅲ所示。
其中计数器①接成五进制形式,对频率为50H Z 的时钟脉冲进00 01 10 11 图12-2 JK 触发器组成的三进制状图12-1 电子秒表原理图图12-3 74LS90引脚排行五分频,在输出端Q3取得周期为0.1S的矩形脉冲,作为计数器②的时钟输入。
计数器②及计数器③接成8421码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接,可显示0.1~0.9秒;1~9.9秒计时。
注:集成异步计数器74LS9074LS90是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。
图12-3为74LS90引脚排列,表12-1为功能表。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0(1)、R0(2)对计数器清零,借助S9(1)、S9(2)将计数器置9。
其具体功能详述如下:(1) 计数脉冲从CP1输入,Q作为输出端,为二进制计数器。
(2) 计数脉冲从CP2输入,Q3Q2Q1作为输出端,为异步五进制加法计数器。
(3) 若将CP2和Q相连,计数脉冲由CP1输入,Q3、Q2、Q1、Q作为输出端,则构成异步8421码十进制加法计数器。
(4) 若将CP1与Q3相连,计数脉冲由CP2输入,Q、Q3、Q2、Q1作为输出端,则构成异步二五混合进制计数器。
(5) 清零、置9功能。
1)异步清零当R0(1)、R(2)均为“1”;S9(1)、S9(2)中有“0”时,实现异步清零功能,即Q3Q2Q1Q0=0000。
2)置9功能当S9(1)、S9(2)均为“1”;R0(1)、R0(2)中有“0”时,实现置9功能,即Q3Q2Q1Q0=1001。
三、实验设备1、+5V直流电源;2、双踪示波器;3、直流数字电压表;4、数字频率计;5、单次脉冲源;6、连续脉冲源;7、逻辑电平开关; 8、逻辑电平显示器;9、译码显示器; 10、74LS00×2、555×1、74LS90×3和74LS112、电位器、电阻和电容若干。
四、实验内容与步骤由于实验电路中使用器件较多,实验前必须合理安排各器件在实验装置上的位置,使电路逻辑清楚,接线较短。
实验时,应按照实验任务的次序,将各单元电路逐个进行接线和调试,即分别测试基本RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能,待各单元电路工作正常后,再将有关电路逐级连接起来进行测试……,直到测试电子秒表整个电路的功能。
这样的测试方法有利于检查和排除故障,保证实验顺利进行。
1、控制电路(JK触发器)的测试测试方法为:加三个单脉冲,看是否完成类似图12-2的三个有效状态的一次循环。
2、时钟发生器的测试测试方法参考实验十五,用示波器观察输出电压波形并测量其频率,调节RW,使输出矩形波频率为50Hz3、计数器的测试(1) 计数器①接成五进制形式,RO (1)、RO(2)、S9(1)、S9(2)接逻辑开关输出插口,CP2接单次脉冲源,CP1接高电平“1”,Q3~Q0接实验设备上译码显示输入端D、C、B、A,按表12-1测试其逻辑功能,记录之。
(2) 计数器②及计数器③接成8421码十进制形式,同内容(1)进行逻辑功能测试。
记录之。
(3) 将计数器①、②、③级连,进行逻辑功能测试。
记录之。
4、电子秒表的整体测试各单元电路测试正常后,按图12-1把几个单元电路连接起来,进行电子秒表的总体测试。
加三个单脉冲,观察是否工作在三个有效循环状态(清零、计数、停止)。
注意:三个有效循环状态的顺序不能错。
5、电子秒表准确度的测试利用电子钟或手表的秒计时对电子秒表进行校准。
五、预习报告1、复习数字电路中JK触发器,时钟发生器及计数器等部分内容。