三人表决电路资料

3人抢答电路逻辑表达式“三人表决器”“三人表决器”的逻辑功能是：表决结果与多数人意见相同。

设X0、X1、X2为三个人（输入逻辑变量），赞成为1，不赞成为0；Y0为表决结果（输出逻辑变量），多数赞成Y0为1，否则，Y0为0。

其真值表如表1所示。

表1“三人表决器”真值表输入逻辑变量输出逻辑变量X0X1X2Y000000010010001111000101111011111由真值表写出逻辑表达式并化简得：Y0=X0*×1+X0*X2+X1*×2（1）要实现这个逻辑功能，如果用“集成逻辑门”，则可选用三个两输入“与门”和一个三输入“或门”来实现。

但是，这里我们不是用“集成逻辑门”，而是用PLC“程序”来实现。

程序语句如下：0LDX01ANDX12LDX03ANDX24 ORB 5LDX16AND×27ORB 8OUTYO9END 将这个程序语句写入到PLC中，再进行接线：用三个开关分别控制×0、X1、X2，用一盏指示灯来显示表决结果，并将COM1连接到24V直流电源的正极。

接线完毕就可以进行演示实验的操作了。

如果赞成，则合上开关；如果不赞成，则断开开关。

指示灯的亮灭，显示的是表决的结果。

灯亮表示多数赞成，灯不亮，则表示多数不赞成。

表决结果与多数人意见相同。

下面探讨一下由“逻辑表达式”来编写PLC程序的规律。

一般书上用A、B、C表示输入逻辑变量，用Y表示输出逻辑变量。

在这里为了编程的方便，我们有意把PLC的输入继电器（X）的触点作为输入逻辑变量，把输出继电器的线圈作为输出逻辑变量。

例如，在表达式（1）中，×0、X1、X2为三个输入逻辑变量，代表三个人，YO为输出逻辑变量，代表表决结果。

同时在PLC中，X0、X1、X2又是三个输入继电器，都是输入继电器的常开触点；Y0是一个输出继电器，是输出继电器的一个线圈。

式（1）是一个“与或式”，在第一项×0*×1中，“X0”在项首，用[LD]指令，即LDX0，“*”是“与”逻辑，用[AND]指令，即AND×1。

三人表决器电路原理三人表决器是一种电路装置，用于在三个人之间进行决策或投票。

它由一些逻辑门和触发器组成，可以实现三个输入和一个输出。

三人表决器的原理是基于数字逻辑电路和触发器的工作原理。

逻辑门是电路中的基本元件，有与门、或门、非门等。

触发器是一种存储数字信息的电路，常见的有SR触发器、D触发器、JK触发器等。

三人表决器的主要原理是通过触发器存储每个人的投票状态，并通过逻辑门将这些状态进行组合，得到最终的输出结果。

以下是三人表决器的工作原理。

首先，我们需要为每个人提供一个开关或按钮作为输入，用于表示每个人的投票选项。

这些开关可以设置为“是”或“否”的状态。

然后，我们使用触发器来存储每个人的投票状态。

触发器有两个输入端：时钟输入和数据输入。

时钟输入控制触发器的工作时机，数据输入用于设置触发器的状态。

每个人的输入通过逻辑门连接到相应的触发器的数据输入端。

在每个时钟的上升沿，触发器将数据输入保存到内部状态中。

这样，每个人的投票状态会在时钟上升沿时被存储下来。

接下来，我们使用逻辑门来组合三个触发器的输出，得到最终的输出结果。

三人表决器通常采用多个逻辑门的组合，例如与门、或门等。

最常见的实现方法是使用与门和或门。

与门用于要求所有人同意，只有当所有输入端都是“是”时，与门的输出才为“是”。

而或门用于要求任意一个人同意，只要有一个输入端为“是”，或门的输出就为“是”。

最后，根据需要可以添加显示器或者继电器等装置，将最终的投票结果输出。

需要注意的是，三人表决器可以根据实际需要进行扩展，可以增加更多的输入端和逻辑门来实现更多人的投票。

在实际的应用中，三人表决器可以用于各种决策场景，例如公司的重要决策、学校的班委选举等。

通过这种简单的逻辑电路，可以方便快捷地进行多人投票和决策。

三人表决器电路原理三人表决器是一种电路装置，用于实现三个人之间的表决功能。

它通常由几个电子元件组成，包括多个开关、逻辑门和计数器等等。

这些元件通过相互连接并进行适当的控制，可以实现有效的表决操作。

三人表决器的原理是基于逻辑门和计数器的工作原理。

逻辑门是一种电子电路元件，根据输入信号的逻辑关系来输出相应的逻辑结果。

计数器是一种可在输入信号变化时进行计数的电子电路元件。

通过合理地结合和运用这些元件，可以实现三人表决器的功能。

三人表决器电路的工作原理如下：1. 开关控制：三人表决器通常需要三个开关来实现三个人的表决操作。

开关的设定有两种方式，一种是单击型开关，表示选中；另一种是双击型开关，表示取消选中。

三个开关可以分别与逻辑门的输入端相连，用来控制逻辑门的输出。

2. 逻辑门控制：逻辑门是实现三人表决器功能的核心部件，它可以根据输入的逻辑状态来判断输出的逻辑状态。

常用的逻辑门有与门、或门、非门等。

在三人表决器中，可以根据实际需要选择合适的逻辑门。

3. 计数器控制：在每一次表决过程中，计数器都需要根据开关的状态来进行计数。

计数器的输出结果可以作为逻辑门输入的一部分，用于控制逻辑门的输出状态。

当计数器达到特定值时，可以触发相应的事件，如显示表决结果等。

4. 兼容性考虑：在设计三人表决器时，应考虑各种元件之间的兼容性。

如开关、逻辑门和计数器的输入和输出电平应保持一致，以确保它们正常工作。

三人表决器电路在实际应用中有着广泛的用途。

例如在选举中，三人表决器可以用来统计候选人的得票情况；在会议中，它可以用来决定某项提案是否通过等等。

通过合理地设计和调整，三人表决器可以适应不同场合的需要，并发挥重要的作用。

综上所述，三人表决器是一种利用逻辑门和计数器等电子元件实现的电路装置。

它通过合理地控制和运用这些元件，可以实现三个人之间的表决功能。

在实际应用中，它可以帮助我们快速准确地进行表决，并提高工作效率。

三人表决器电路
方法1.用与非门实现三人表决器的电路设计
（1）电路分析
设主裁判为变量A, 副裁判为变量B 和C ，表示成功与否的等为F ，根据逻辑要求列出真值表。

如表10.2所示。

A B C
F A B C F 0 0 0
0 1 0 0 0 0 0 1
0 1 0 1 1 0 1 0
0 1 1 0 1 0 1 1 1 1 1 1 1 根据真值表得出变量F 的逻辑表达式
F
＝ABC C AB C B A ++
（2）化简 F ＝ABC C AB C B A ++
＝C B A ABC C AB ABC +++
＝)()(B B AC C C AB +++
＝AC AB +
（3）逻辑变换
由于74LS00进行的与非逻辑关系，所以将上式F 变换为由与非表达的逻辑关系式，即
F ＝AC AB
（4）逻辑电路图（见图10.4）
函数F 的逻辑电路图
表10.2 函数 F 真值表
方法2、用与门、或门组合实现三人表决器的电路设计
（1）电路分析
设主裁判为变量A, 副裁判为变量B 和C ，表示成功与否的等为F ，根据逻辑要求列出真值表。

根据真值表得出变量F 的逻辑表达式
F ＝ABC C AB C B A ++
（2）逻辑电路图。

三人表决器电路原理
三人表决器电路原理
一、三人表决器电路简介
三人表决器电路是一种特殊的多路决策门控电路，它由三个输入信号和一个输出组成。

如果两个以上的输入信号是高电平（H），则输出信号也是高电平，反之输出信号是低电平（L）。

它的主要功能是实现三个以上的信号的决策，以及三路决策门控的功能。

二、三人表决器电路原理
三人表决器电路的工作原理是，当两个输入A、B同时处于高电平（H）时，由于两个输入A、B接在同一个电路中，所以当两个输入A、B为高电平时，则C输出信号也为高电平，当A、B输入信号是低电平（L）时，则C输出信号也是低电平。

三、三人表决器电路应用
三人表决器电路主要用于实现三路决策门控，其中最典型的应用就是微机的中断系统。

在微机中断系统中，通常有三个中断源，采用三人表决器电路可以将三个中断源的信号融合在一起，最终将三个中断源的信号转换为一个有效的中断信号，从而实现中断控制。

四、三人表决器电路特点
1、简单易用：三人表决器电路的结构简单，易于接线安装，具有操作简单、安装快捷的特点。

2、对输入信号有效：三人表决器电路的输入信号可以是低电平或高电平，也可以是模拟信号。

3、高精度：经过三人表决器电路的处理，输出信号的高低精度比单独的输入信号高出很多倍。

4、安全可靠：三人表决器电路可以有效地防止非法操作，确保操作的安全性，是一种可靠的控制电路。

实验名称：三人多数表决电路学生姓名：班级：学号：
一、实验目的及要求:
1.实验目的：
(1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路。

(2)学会对实验板上的FPGA/CPLD进行编程下载。

(3)硬件验证自己的设计项目。

2.实验要求：
用与非门设计三人多数表决电路。

(1)要求所设计的电路有三个输入端：A 、 B 、 C
(2)一个输出端：Y
(3)要求对所设计的电路仿真。

(4)下载到实验板上。

二、实验原理：
根据三人多数表决的要求可知：输出
Y+
=①
+
AC
BC
AB
若用与非门进行设计，则对①式右端进行两次取反即可得到下式：
(('AC
AB
Y=②
BC
)'
()
)'
()'
由②式易知整个电路由三个二输入的与非门和一个三输入的与非门组成。

三、实验步骤：
⒈原理图输入
在QuartusⅡ软件界面下，在bdf
.文件中输入原理图如下：
⒉依次进行编译、综合、适配等步骤。

批阅老师：年月日
⒊建立波形文件并对其进行仿真，其中功能仿真图形如下：
其时序仿真图形如下：
四、实验说明：
时序仿真相比功能仿真更符合实际，输出端会有一定的延时。

批阅老师：年月日。

74LS00与74LS10三人表决电路真值表1. 引言本文将介绍74LS00与74LS10三人表决电路的真值表。

首先，我们将简要介绍74LS00和74LS10芯片的基本功能，然后详细描述三人表决电路的工作原理，并给出相应的真值表。

2. 74LS00芯片74LS00是一种集成逻辑门芯片，具有四个二输入与门。

每个输入引脚都有一个对应的输出引脚。

当且仅当所有输入引脚同时为逻辑高电平（1）时，对应的输出引脚才会输出逻辑高电平（1）。

否则，输出引脚将输出逻辑低电平（0）。

3. 74LS10芯片74LS10是一种集成逻辑门芯片，具有三个三输入与非门。

每个输入引脚都有一个对应的输出引脚。

当且仅当所有输入引脚同时为逻辑低电平（0）时，对应的输出引脚才会输出逻辑高电平（1）。

否则，输出引脚将输出逻辑低电平（0）。

4. 三人表决电路三人表决电路利用了74LS00和74LS10芯片的逻辑门功能，实现了一种简单的表决机制。

该电路由三个输入信号A、B和C组成，以及一个输出信号Y。

三人表决电路的工作原理如下：•当输入信号A、B和C中有两个或三个为逻辑高电平（1）时，74LS00芯片将输出逻辑低电平（0），此时74LS10芯片不会发挥作用。

因此，输出信号Y为逻辑低电平（0）。

•当输入信号A、B和C中只有一个为逻辑高电平（1）时，74LS00芯片将输出逻辑高电平（1），此时74LS10芯片开始工作。

根据74LS10的功能，当且仅当所有输入引脚都为逻辑低电平（0）时，对应的输出引脚才会输出逻辑高电平（1）。

因此，在这种情况下，输出信号Y为逻辑低电平（0）。

•综上所述，在三人表决电路中，只有当输入信号A、B和C中恰好有一个为逻辑高电平（1）时，输出信号Y才会为逻辑高电平（1），否则输出信号Y 为逻辑低电平（0）。

5. 真值表根据上述描述的工作原理，我们可以得到74LS00与74LS10三人表决电路的真值表如下：A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11110其中，输入信号A、B和C的取值为逻辑低电平（0）或逻辑高电平（1），输出信号Y的取值也为逻辑低电平（0）或逻辑高电平（1）。

真验十九三人普遍表决电路的安排之阳早格格创做一、安排脚段1、掌握用门电路安排拉拢逻辑电路的要领.2、掌握用中规模集成拉拢逻辑芯片安排拉拢逻辑电路的要领.3、央供共教们不妨根据给定的题目，用几种要领安排电路.二、安排央供1、用三种要领安排三人普遍表决电路.2、分解百般要领的便宜战缺面.3、思索四人普遍表决电路的安排要领.央供用三种要领安排一个三人普遍表决电路.央供自拟真验步调，用所给芯片真止电路.三、参照电路设按键共意灯明为输进下电仄（逻辑为1），可则，没有按键共意为输进矮电仄（逻辑为0）.输出逻辑为1表示赞成；输出逻辑为0表示表示阻挡于.根据题意战以上设定，列逻辑状态表如表19-1.由逻辑状态表可知，能使输出逻辑为1的惟有四项：第4、6、7、8 项.故，表决器的辑逻表白式应是：从化简后的逻辑表白式可知，前一项括号中表白的是一个同或者门闭系.果此，做逻辑图如下.经时常使用去安排拉拢逻辑电路的MSI芯片主假如：译码器战数据采用器.安排步调前几步共上，写出的逻辑函数表白式不妨没有化简，曲交用最小项之战的形式，而后根据题图19—1 三人表决电路目央供采用符合的器件，而且绘出本理图真止.四、真验设备与器件本真验的设备战器件如下：真验设备：数字逻辑真验箱，逻辑笔，万用表及工具；真验器件：74LS00、74LS20、74LS138、74LS153等.五、真验报告央供1、写出简曲安排步调，绘出真验线路.2、根据真验截止分解百般安排要领的便宜及使用场合.真验二十序列脉冲检测器的安排一、安排脚段1、教习时序逻辑电路的安排与调试要领.2、相识序列脉冲爆收器战序列脉冲检测器的功能辨别及安排要领.二、安排央供及技能指标1、安排一个序列脉冲检测器，当连绝输进旗号110时，该电路输出为1，可则输出为0.2、决定合理的总体筹备.对于百般筹备举止比较，以电路的进步性、结构的繁简、成本的下矮及创造的易易等圆里做概括比较.自拟安排步调，写出安排历程，采用符合的芯片，完毕绘出电路图.3、组成系统.正在一定幅里的图纸上合理筹备，常常是按旗号的流背，采与左进左出的程序晃搁各电路，并标出需要的证明.注意：还需安排一个序列脉冲爆收器，动做序列脉冲检测器的输进旗号.4、用示波器瞅察真验中各面电路波形，并与表里值相比较，分解真验论断.三、安排证明与提示图20-1串止输进序列脉冲检测器本理框图.它的功能是：对于输进旗号X逐位举止检测，若输进序列中出现“110”，当末尾的“0”旗号序列仍为“110”端Z为“0”.时钟CP12345678输进X01101110图20-1 串止输进序列脉冲检测器本理框图输出Z00010001调试重心：1、分块调试，即先调试出序列脉冲爆收器的电路，再调试序列脉冲检测器的电路.2、序列脉冲爆收器战序列脉冲检测器应包管共步.脉冲爆收器电路的形式很多，为使电路简朴化，不妨用十进造计数器的最下位动做输出.四、真验设备与器件本真验的设备战器件如下：真验设备：数字逻辑真验箱、单踪示波器、逻辑笔，万用表及工具；真验器件：74LS00、74LS112、74LS290、555定时器战电阻电容若搞.四、安排报告央供1、绘出总体本理图及总电路框图.2、单元电路分解.3、尝试截止及调试历程中所逢到的障碍分解.真验十一多路才华抢问拆置一、真验脚段1、教习数字电路中D触收器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的概括使用.2、认识多路才华抢问拆置的处事本理.3、相识简朴数字系统真验、调试及障碍排除要领.二、真验本理图11-1为供四人用的才华抢问拆置线路，用以推断抢问劣先权.图11-1才华抢问拆置本理图图中F1为四D触收器74LS175，它具备大众置0端战大众CP端,引足排列睹附录；F2为单4输进与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢问电路中的CP时钟脉冲源，抢问开初时，由主持人扫除旗号，按下复位开闭S，74LS175的输出Q1～Q4齐为0，所有收光二极管LED均燃烧，当主持人宣布“抢问开初”后，最先做出推断的参赛者坐时按下开闭，对于应的收光二极管面明，共时，通过与非门F2收出旗号锁住其余三个抢问者的电路，没有再交受其余旗号，曲到主持人再次扫除旗号为止.三、真验设备与器件1、+5V曲流电源；2、逻辑电仄开闭；3、逻辑电仄隐现器；4、单踪示波器；5、数字频次计；6、曲流数字电压表；7、74LS175、74LS20、74LS74战74LS00.四、真验真质与步调1、尝试各触收器及各逻辑门的逻辑功能.2、图11-1交线，抢问器五个开闭交真验拆置上的逻辑开闭、收光二极管交逻辑电仄隐现器.3、断开抢问器电路中CP脉冲源电路，单独对于多谐振荡器F3及分频器F4举止调试，安排多谐振荡器10K电位器，使其输出脉冲频次约4KHz，瞅察F3及F4输出波形及尝试其频次.4、试抢问器电路功能交通+5电源，CP端交真验拆置上连绝脉冲源，与沉复频次约1KHz.（1）抢问开初前，开闭K1、K2、K3、K4均置“0”，准备抢问，将开闭S置“0”，收光二极管齐燃烧，再将S置“1”.抢问开初，K1、K2、K3、，K4某一开闭置“1”，瞅察收光二极管的明、灭情况，而后再将其余三个开闭中任一个置“1”，瞅察收光二极的明、灭有可改变.（2）沉复（1）的真质，改变K1、K2、K3、K4任一个开闭状态，瞅察抢问器的处事情况.（3）完齐尝试断开真验拆置上的连绝脉冲源，交进F3及F4，再举止真验.五、真验预习央供若正在图11-1电路中加一个计时功能，央供计时电路隐现时间透彻到秒，最多节造为2分钟，一朝超出限时，则与消抢问权，电路怎么样矫正.六、真验报告1、分解才华抢问拆置各部分功能及处事本理.2、归纳数字系统的安排、调试要领.3、分解真验中出现的障碍及办理办法.真验十二数字电子秒表一、真验脚段1、教习数字电路中JK触收器、时钟爆收器及计数、译码隐现等单元电路的概括应用.2、教习电子秒表的调试要领.二、真验本理图12-1为电子秒表的电本理图.按功能分成三个单元电路举止分解.1、统造电路图12-1中单元Ⅰ为用集成JK触收器组成的统造电路为三进造计数器，图12-2为三进造计数器的状态变换图.其中00状态为电子秒表脆持状态, 01状态为电子秒表浑整状态, 10状态为电子秒表计数状态.JK触收器正在电子秒表中的本能是为计数器提供浑整旗号战计数旗号.注意：调试的时间先对于JK触收器浑整.2、时钟爆收器图12-1中单元Ⅱ为用555定时器形成的多谐振荡器，是一种本能较佳的时钟源.安排电位器 RW ，使正在输出端3赢得频次为50HZ 的矩形波旗号，当JK 触收器Q2＝1时，门5开开，此时50HZ 脉冲旗号通过门5动做计数脉冲加于计数器①的计数输进端CP2.4、计数及译码隐现二—五—十进造加法计数器74LS90形成电子秒表的计数单元，如图12-1中单元Ⅲ所示.其中计数器①交成五进造形式，对于频次为50HZ 的时钟脉冲举止五分频，正在输出端Q3博得周期为0.1S 的矩形脉冲，动做计数器②00011011图12-2 JK 触收器组成的三进造状态变图12-1 电子秒表本理图图12-3 74LS90引足排列的时钟输进.计数器②及计数器③交成8421码十进造形式，其输出端与真验拆置上译码隐现单元的相映输进端连交，可隐现0.1～0.9秒；1～9.9秒计时.注：集成同步计数器74LS9074LS90是同步二—五—十进造加法计数器，它既不妨做二进造加法计数器，又不妨做五进造战十进造加法计数器.图12-3为74LS90引足排列，表12-1为功能表.表12-1功能；而且还可借帮R0(1)、R0(2)对于计数器浑整，借帮S9(1)、S9(2)将计数器置9.其简曲功能详述如下：(1)计数脉冲从CP1输进，Q0动做输出端，为二进造计数器.(2)计数脉冲从CP2输进，Q3Q2Q1动做输出端，为同步五进造加法计数器.(3)若将CP2战Q0贯串，计数脉冲由CP1输进，Q3、Q2、Q1、Q0动做输出端，则形成同步8421码十进造加法计数器.(4)若将CP1与Q3贯串，计数脉冲由CP2输进，Q0、Q3、Q2、Q1动做输出端，则形成同步二五混同进造计数器.(5)浑整、置9功能.1）同步浑整当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，真止同步浑整功能，即Q3Q2Q1Q0＝0000.2）置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，真止置9功能，即Q3Q2Q1Q0＝1001. 三、真验设备1、＋5V曲流电源；2、单踪示波器；3、曲流数字电压表；4、数字频次计；5、单次脉冲源；6、连绝脉冲源；7、逻辑电仄开闭；8、逻辑电仄隐现器；9、译码隐现器；10、74LS00×2、555×1、74LS90×3战74LS112、电位器、电阻战电容若搞.四、真验真质与步调由于真验电路中使用器件较多，真验前必须合理安插各器件正在真验拆置上的位子，使电路逻辑领会，交线较短.真验时，应依照真验任务的序次，将各单元电路逐个举止交线战调试，即分别尝试基础RS触收器、单稳态触收器、时钟爆收器及计数器的逻辑功能，待各单元电路处事仄常后，再将有闭电路逐级连交起去举止尝试……，曲到尝试电子秒表所有电路的功能.那样的尝试要领有好处查看战排除障碍，包管真验成功举止.1、统造电路（JK触收器）的尝试尝试要领为:加三个单脉冲,瞅是可完毕类似图12-2的三个灵验状态的一次循环.2、时钟爆收器的尝试尝试要领参照真验十五，用示波器瞅察输出电压波形并丈量其频次，安排RW，使输出矩形波频次为50Hz3、计数器的尝试(1) 计数器①交成五进造形式，RO(1)、RO(2)、S9(1)、S9(2)交逻辑开闭输出插心，CP2交单次脉冲源,CP1交下电仄“1”，Q3～Q0交真验设备上译码隐现输进端D、C、B、A,按表12-1尝试其逻辑功能，记录之.(2) 计数器②及计数器③交成8421码十进造形式，共真质（1）举止逻辑功能尝试.记录之.(3) 将计数器①、②、③级连，举止逻辑功能尝试.记录之.4、电子秒表的完齐尝试各单元电路尝试仄常后，按图12-1把几个单元电路连交起去，举止电子秒表的总体尝试.加三个单脉冲,瞅察是可处事正在三个灵验循环状态（浑整、计数、停止）.注意：三个灵验循环状态的程序没有克没有及错.5、电子秒表准确度的尝试利用电子钟或者脚表的秒计时对于电子秒表举止校准.五、预习报告1、复习数字电路中JK触收器，时钟爆收器及计数器等部分真质.2、除了本真验中所采与的时钟源中，采用其余二种分歧典型的时钟源，可供本真验用.绘出电路图，采用元器件.3、列出电子秒表单元电路的尝试表格.4、列出调试电子秒表的步调.六、真验报告1、归纳电子秒表所有调试历程.2、分解调试中创造的问题及障碍排除要领.。

3人投票表决电路的设计00000
金小松2220113152200790000
一、实验目的：00000
1、用VHDL语言和原理图进行3人投票表决电路的设计0000
2、下载自己设计的程序并验证其准确性0000
二、实验内容：00000
1、用原理图输入方法设计3人投票表决电路0000
2、用VHDL语言设计3人投票表决电路，并与原理图设计的结果进行比较000
000
3、利用实验板的LED显示进行有验证00000
三、实验步骤与处理过程：00000
1、首先用原理图输入自己事先设计好的电路图，其设计的输入图如下：00000
2、利用输入的原理图编译并生成新的图形设计文件如下：00000
3、进行功能编译，得到的功能仿真图和时序仿真图如下：00000
4、输入管脚，管脚分配表如下：0000
5、利用VHDL语言设计3人投票表决电路。

此过程中得到的编写的程序、生成的设计图形、功能编译得到的波形图以及管脚分配图如下所示：00000
四、实验体会00000
本次实验用时明显较上次缩短了，上次实验用VHDL语言设计简单的与电路用时一个小时。

而本次采用原理图输入和VHDL语言设计3人投票表决电路用时不到40分钟。

效率明显提高了。

不过此次实验的下载和验证内容没有成功完成，可能是自己所用的实验箱连线有问题也可能是自己有些地方没有做正确。

这就要求我在课后再多花时间去熟悉下载程序和验证。

另外，本次通过本次实验，我更加熟练地掌握了VHDL语言的结构和编写，现在已经能够编写较为简单的程序。

0000
00
00。

三人表决器电路设计实验报告小红书
实验目的：
本实验旨在设计一个三人表决器电路，实现对某个问题进行三人表决的功能。

实验原理：
三人表决器电路需要根据三个输入信号的状态进行判断，并输出一个结果信号。

根据三人中的多数意见来决定输出结果，即如果有两个或以上的输入信号为高电平，则输出高电平，否则输出低电平。

实验材料：
1. 电路板
2. 门电路芯片（例如AND门、OR门等）
3. 电阻、电容等元器件
4. 连接线
5. 电源
实验步骤：
1. 根据设计需求，选择合适的门电路芯片和元器件，进行电路设计。

2. 将门电路芯片和元器件按照电路设计图连接在电路板上。

3. 确认电路连接正确后，将电路板连接到电源上。

4. 调试电路，观察输入信号和输出信号的变化情况。

5. 进行三人表决器电路的功能测试，根据不同的输入信号状态，观察输出信号的变化情况。

实验结果与分析：
经过实验测试，我们成功设计出了一个三人表决器电路。

当有两个或以上的输入信号为高电平时，输出信号为高电平；否则，输出信号为低电平。

这样，我们就能够根据三人的表决结果得到一个最终的决策。

实验总结：
通过本次实验，我们掌握了三人表决器电路的设计方法。

这个电路可以广泛应用于需要多人表决决策的场合，例如公司会议、学校选举等。

在实际应用中，可以根据需要进行电路的扩展和优化，以满足不同场景下的需求。

三人表决器的组合逻辑电路设计
三人表决器的设计需要考虑到三个输入信号的组合逻辑，以确
定最终的输出。

通常情况下，三人表决器的输出是根据三个输入信
号中的大多数来确定的。

例如，如果有两个输入信号为“1”，一个
输入信号为“0”，那么输出信号将为“1”。

这种设计可以确保在
三个输入信号中获得多数投票的决策。

为了实现这种组合逻辑，我们可以使用逻辑门来设计三人表决器。

最常用的逻辑门是“与门”和“或门”。

与门用于实现多个输
入信号全部为“1”时输出为“1”的逻辑功能，而或门用于实现多
个输入信号中有一个为“1”时输出为“1”的逻辑功能。

在三人表决器的设计中，我们可以使用三个与门和一个或门来
实现。

首先，将三个输入信号分别连接到三个不同的与门的输入端，然后将这三个与门的输出连接到一个或门的输入端。

最终的输出信
号将由或门产生，根据多数投票的原则确定。

除了基本的与门和或门之外，还可以使用其他逻辑门来实现三
人表决器，例如“与非门”或“或非门”。

这取决于具体的设计需
求和电路的复杂程度。

总的来说，三人表决器的组合逻辑电路设计是一个有趣且实用的电子设计问题。

通过合理地选择逻辑门和连接方式，我们可以设计出一个可靠的三人表决器，用于各种应用场景中的投票和决策。

这种设计不仅可以帮助我们理解逻辑电路的基本原理，还可以在实际应用中发挥重要作用。

实验三三人表决电路
一、实验目的
1、了解逻辑门电路的组合使用；
2、掌握组合逻辑电路的设计方法。

二、实验内容
一个方案由三人表决，方案是否通过，由少数服从多数决定。

用与非门完成。

三、设计过程
1、真值表
2、逻辑表达式
3、卡诺图
4、最简与非表达式
5、实验电路图
6、实验接线图
四、实验设备及实验器件
1、数字电子技术实验箱1台
2、74LS00(四2输入与非门) 1只
3、LED发光二极管(红色) 1只
4、连接导线若干
五、实验电路图及接线图
六、实验结果
七、用74LS151数据选择器来完成该功能
1、选ABC作为MUX的地址变量，按ABC 三个变量的最小项形式变换上面的与或表达式。

并确定D0~D7的值。

(参考书P93)
2、画出电路图
3、按电路图接线并实验之。

三人表决电路核心元件认识
三人表决电路的核心元件包括投票按钮、计数器和显示器。

投票按钮是用来表示每个人的选择的元件。

每个人可以按下按钮来表达自己的意见，通常有两个选项，比如“赞成”和“反对”。

投票按钮可以是物理按钮，也可以是虚拟按钮。

计数器是用来记录每个选项的投票数量的元件。

它可以根据每个人按下的按钮来统计投票结果。

计数器可以是数字显示器，可以显示每个选项的得票数。

显示器是用来显示最终投票结果的元件。

它可以显示每个选项的得票数，以及最终的投票结果。

显示器可以是数字显示器，也可以是灯光或其他形式的显示装置。

三人表决电路的核心元件认识到，投票按钮用于表示每个人的选择，计数器用于统计投票结果，显示器用于显示最终结果。

这些元件通过电路连接在一起，形成一个完整的三人表决电路。

在表决过程中，每个人按下自己选择的按钮，计数器会根据按钮的信号来统计得票数，最终结果会显示在显示器上。

这样，三人表决的结果可以通过核心元件来准确记录和展示。

实验十九三人多数表决电路的设计一、设计目的1、掌握用门电路设计组合逻辑电路的方法.2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。

3、要求同学们能够根据给定的题目，用几种方法设计电路.二、设计要求1、用三种方法设计三人多数表决电路。

2、分析各种方法的优点和缺点。

3、思考四人多数表决电路的设计方法。

要求用三种方法设计一个三人多数表决电路。

要求自拟实验步骤，用所给芯片实现电路。

三、参考电路设按键同意灯亮为输入高电平（逻辑为1）,否则，不按键同意为输入低电平（逻辑为0）。

输出逻辑为1表示赞成；输出逻辑为0表示表示反对。

根据题意和以上设定,列逻辑状态表如表19-1.A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 16、7、8 项。

故，表决器的辑逻表达式应是：从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门关系。

因此，作逻辑图如下。

图19—1 三人表决电路经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器.设计步骤前几步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要求选择合适的器件，并且画出原理图实现。

四、实验设备与器件本实验的设备和器件如下：实验设备：数字逻辑实验箱，逻辑笔，万用表及工具；实验器件:74LS00、74LS20、74LS138、74LS153等。

五、实验报告要求1、写出具体设计步骤,画出实验线路.2、根据实验结果分析各种设计方法的优点及使用场合。

实验二十 序列脉冲检测器的设计一、设计目的1、学习时序逻辑电路的设计与调试方法。

2、了解序列脉冲发生器和序列脉冲检测器的功能区别及设计方法。

二、设计要求及技术指标1、设计一个序列脉冲检测器，当连续输入信号110时,该电路输出为1，否则输出为0。

2、确定合理的总体方案。

对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较。