下载文档原格式
1~999kHz 频率合成器设计题目设计目的1、通过本设计理解和掌握数字电路应用设计方法2、更好理解掌握锁相环系统的原理与设计方法3、理解模数混合电路的设计方法题目要求：利用现有电学专业基础知识，设计实现1~999kHz 频率合成器，实现由数字量输入信号控制压控振荡器的输出频率。
设计要求：用计数器实现对压控振荡器输出信号任意分频，其分频系数从1到999，分频系数的设置可任意设置。
将分频后的输出信号与1kHz 参考信号由鉴相器鉴相，经环路滤波器将相位误差转换为误差电压输出，进而去调整输出信号的频率，从而实现1~999kHz 频率合成器。
设计原理：锁相环路实质上是一个相差自动调节系统。
锁相环路由鉴相器、环路滤波器和压控振荡器等三个基本部件组成。
图1 锁相环原理框图其中，鉴相器对它的两个输入信号进行比较，当环路锁定时，鉴相器输出正比于这两个输入信号相位差的直流电压Vd 。
功能有两个，首先对相位做减法，检测两个输入信号之间的相位差；其次再把相位误差转换为误差电压输出。
环路滤波器是一个线性低通滤波器，其作用是滤除鉴相器输出误差电压中的高频分量，起到滤波平滑作用，以保证环路稳定、改善环路跟踪性能和噪声特性。
通常由R ，C 元件(有时使用运算放大器)组成。
在锁相环路中，压控振荡器起着电压转换为相位的作用。
其振荡频率的相位受滤波器输出电压vc(t)的控制，而其输出信号的相位随环路输入信号相位变化而变化，从而保持相位跟踪。
当PLL 处于锁定状态时，PD 两个输入信号的频率一定精确相等。
可得：o R f Nf若f R 为晶振标准信号，则通过改变分频比N ，便可获得同样精度的不同频率信号输出。
选用不同的分频电路就可组成各种不同的频率合成器。
设计思路：用计数器实现对压控振荡器输出信号任意分频，其分频系数从1到999，分频系数的设置可由拨码开关或一般的开关设置。
将分频后的输出信号与1kHz 参考信号由鉴相器鉴相，经环路滤波器将相位误差转换为误差电压输出，进而去调整输出信号的频率。
锁相环频率合成器的设计1方案设计在本系统中需要用到高性能的频率源作为混频信号的本振。
频率合成器的方案主要有三种：直接式、间接式和直接数字频率式。
直接式频率合成尽管有频率转换快的优点，但是其体积大的弱点无法适应现代系统要求。
直接数字式由于其工作频率较低且成本昂贵也不宜采用。
间接式频率合成技术是运用锁相和数字分频器相结合的技术对信号频率进行四则运算，谐波分量是利用锁相环的窄带滤波特性加以滤除的，由于它不采用传统的谐波发生器、倍频器等器件，从而使频率合成器结构简单，造价低，并且有良好的相位噪声特性，所以我们采用间接式频率合成方案。
间接式频率合成器的具体实现方案由很多，主要有混频锁相式、取样锁相式和数字分频锁相式三种。
我们采用的是数字分频锁相式的。
其原理方框图如图所示：图1锁相环频率合成器原理图本电路由晶体振荡器、单片PLL、环路滤波器、相位补偿、VCO等组成。
由于频率综合器要求较高的频谱纯度、捷变速度和频率点数，我们采用了单片PLL中包含双模式的鉴频鉴相器，它具有既能降低相位噪声的模拟工作状态，又能提高鉴相频率，增加环路带宽的数字工作状态的双重功能，也即当环路进行频率捕捉时，它以鉴频工作方式工作，当进入相位锁定区域，就转为鉴相方式工作，所以它能够使环路快速自动入锁，无需扩捕电路。
因此，在电路设计过程中，不需要加入频率预制时间，这样有助于提高频率捷变时间。
同样，也能降低相位噪声。
另外，对于输出频率大于2GHz的本振源，我们采用倍频法来得到微波毫米波段的输出信号。
需要在锁相环的输出后附加微波毫米波倍频组件，以得到更高的频率。
2各电路部件的实现2.1单片PLL为了满足小体积的要求，我们采用单片PLL频率合成技术，单片PLL频率合成技术是现代频率合成技术的一大革命，它使得P、L、S波段实现小型化、低相位噪声频率合成器成为可能。
在本方案中，我们采用Q3236来实现。
美国QUALCOMM公司推出的Q3236单片PLL 芯片，其性能优良，工作频率在0—2GHz,除此之外，Q3236还具有以下特性： 1）内设前置+ 10/11分频器2）输入灵敏度范围-10dBm— +10dBm3）鉴相器增益高达302mv4）输入驻波比小于2：15）程序控制端口TTL/CMOS兼容，8bit串行的或并行的数据线6）锁定指示7）参考分明比在1-16之间8） 2-128分频器的工作频率可达300MHz, 90—1295分频比的工作频率可达2GHz Q3236还包括以下几个功能部件：1）高速参考信号线性接收管和高速丫^的输出信号的线性接收器2）可以高频工作的+ 10/11双模前置分频器3）由M和人计数器组成的吞脉冲计数分频器4）可编程的参考分频器5）数字鉴频/鉴相器6）锁定/失锁检测电路7） TTL/CMOS兼容的并行接口和8位数据总线接口使用Q3236来实现锁相环路，只需外加一阶环路滤波器和丫8,参考分频比和分频比均采用外部控制模式。
综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
用来产生这些频率的部件就成为频率合成器或频率综合器。
频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。
其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理2.1 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)（一）、振荡源的设计 (4)（二）、N分频的设计 (4)（三）、1KHZ标准信号源设计（即M分频的设计） (5)五、锁相环参数设计 (6)六、电路板制作 (7)七、调试步骤 (8)八、实验小结 (8)九、心得体会 (9)十、参考文献 (9)附录：各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5．写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
基于51单片机的低频锁相环频率合成设计含原理图程序基于51单片机的锁相环频率合成器的设计。
使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。
标准输入信号为1khz方波。
Altium Designer画的原理图如下：(附件中可下载工程文件)单片机源程序如下:1. #include <reg52.h>2. #include "key.h"3. #include "delay.h"4. #include "lcd1602.h"5.6. sbit led0 = P3^6;7. sbit led1 = P3^7;8.9. u8 temp[]="1234567890";10. u8 a[] = "PLL";11. u8 b[] = "fre: KHz";12. u8 c[] = "OK!";13. u8 d[] = " ";14.15.16. void main(){17.18. u8 key,ge=0,shi=0,bai=0;19. u16 fre;20. lcd1602_init();21. write_fre(1); //初始频率1KHz22. lcd1602_display_string(0,0,b);23.24. while(1){25. key = Key_Scan();26. switch(key){27. case ge_pres:28. lcd1602_display_char(0,6,temp[ge]);29. ge++;30. if(ge == 10) ge=0;31. lcd1602_display_string(1,0,d); //清除OK标志32. led0=0;33. led1=1;34. break;35.36. case shi_pres:37. lcd1602_display_char(0,5,temp[shi]);38. shi++;39. if(shi == 10) shi=0;40. lcd1602_display_string(1,0,d);41. led0=0;42. led1=1;43. break;44.45. case bai_pres:46. lcd1602_display_char(0,4,temp[bai]);47. bai++;48. if(bai == 10) bai=0;49. lcd1602_display_string(1,0,d);50. led0=0;51. led1=1;52. break;53.54. case enter_pres:55. fre = bai*100+shi*10+ge;56. ……………………57.58. …………限于本文篇幅余下代码请从51黑下载附件…………59.复制代码。
综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
用来产生这些频率的部件就成为频率合成器或频率综合器。
频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。
其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理2.1 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
