下载文档原格式
数字锁相环的频率合成器设计摘要：近几年来，无线通讯获得飞速发展。
随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。
在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。
频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。
而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。
关键词：数字锁相环，分频，频率合成器一、选题的背景与意义随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。
数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的。
本文主要介绍了仿真技术的概念、特点、发展情况及其在控制系统的应用；分析了MATLAB/SIMULINK的功能及如何在MATLAB语言提供的仿真环境SIMULINK 下实行控制系统的仿真，并对数字锁相环进行仿真。
利用计算机对控制系统进行仿真与分析，是研究控制系统的重要手段；MATLAB软件、MCGS组态软件可成功地用于控制系统的仿真、分析及监控，在科研、生产和教学等领域具有广泛的应用前景和推广价值，从上面两方面看来，本课题数字锁相环技术的matlab/simulink仿真具有一定的研究价值。
二、研究内容与拟解决的主要问题本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。
掌握数字锁相环的工作原理，并用MATLAB语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。
综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
用来产生这些频率的部件就成为频率合成器或频率综合器。
频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。
其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理2.1 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。
它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。
锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。
其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。
在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。
为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。
锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。
随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。
- 1 -。
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
四川师范大学本科毕业设计基于数字式锁相环频率合成器的设计与实现学生姓名院系名称专业名称班级级班学号指导教师完成时间年月日基于数字式锁相环频率合成器的设计与实现电子信息工程专业学生姓名指导老师摘要随着通信信息技术的快速发展，信号产生的方式多种多样，然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势，是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用！基于此，本人设计了一个由晶体振荡器和分频器，锁相环路（鉴相器，低通滤波器，压控振荡器）组成的数字式锁相环频率合成器，晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少！数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高，结构相对简单，成本也不高，输出的频率在稳定度和精准度上也有很大的优势。
但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。
关键词：锁相环频率合成晶体振荡器分频器锁相环路The Design and Implementation of Digital Pll Frequency SynthesizerAbstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field.Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less!Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance.Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop目录摘要 (I)ABSTRACT ............................................................................................................. I I 目录1 绪论 (1)1.1数字锁相环频率合成器的发展与背景 (1)1.2设计的合理性 (1)2系统理论知识 (4)2.1 频率合成器的工作原理 (4)2.2 锁相环工作原理 (4)2.3 频率合成器的性能指标 (6)2.4 锁相环的主要指标 (6)3 各单元模块电路的设计与实现 (7)3.1 系统原理框图 (7)3.2 信号源产生电路的设计 (7)3.3 分频器电路设计 (8)3.4 可变分频器的电路设计 (9)3.5 锁相环的电路设计 (11)4 硬件电路的仿真与测试 (11)4.1 protues仿真 (11)4.2 protel画的PCB板 (13)4.3 实验结果与数据 (17)5 总结 (19)参考文献 (20)致谢 (20)基于数字式锁相环频率合成器的设计与实现1 绪论1.1数字锁相环频率合成器的发展与背景在当今信息时代，由于各项信息技术的不断发展和需要，一个频率源的稳定度，频谱的纯度，频率范围，输出频率个数等指标已经被广大设计者和市场需求者看的十分重要，是衡量一个电子产品频率稳定度的重要指标。
以前设计者们为了使电子产品的频率更加稳定和精准，晶体振荡器经常被用来充当使频率更加稳定的一个角色，然而晶体振荡器输出的频率的个数不多，不能满足现在电子市场对频率输出个数多的要求，所以频率合成器被广大设计者日益看重并运用于通信，数字电视，导航，航天等技术领域！频率合成器是对频率经行一个简单处理，如加减乘除运算后，以一个稳定度和准确度都较高的基准频率为参照，产生许多不同频率，它们的稳定度和准确度相似！总之，数字式锁相环频率合成器就是以一个稳定度，纯度较高的基准频率为输入，输出多中稳定度，纯度较好的频率！在当今电子系统中是不可越少的！1.2设计的合理性实现数字式锁相环频率合成器，方法多种多样，各种方案都有各自的特点，作用效果也大不一样。
下面有四种典型的设计方案，都能设计出锁相环频率合成器，然而我们可以通过比较，选出我们需要的更为简洁，功能却很完善，制作成本也较低的一种方案。
首先，对于方案一，如下图1 结构框图图所示：图1 方案一的结构框图方案二的电路结构框图如图2所示：图2 方案二的结构框图方案三的结构框图如图3所示：图3 方案三的结构框图方案四的结构框图如下图4所示：图4 方案四的结构框图在四种方案中，不难发现方案一，方案二，方案三都是硬件电路才能实现的。
对于方案一，不难发现，其实是最易实现制作的，而且它能承担频率合成的，但是相位噪声和杂散的一些电路信号是对它影响比较大的！方案二呢，是一种DDS驱动PLL 的频率合成器。
方案三是一种单片机控制频率合成器。
显然方案一在性能上是劣于方案二和方案三的，但是方案二和方案三却是需要单片机控制的，较为复杂！方案四不同于前三种方案设计，它不是硬件电路来实现的，是需要EDA来控制设计的，还需要在EDA基础上的VHDL语言来编写，也包含了嵌入式的知识！技术是比较先进的，但是要实现频率合成，制作起来是很困难的，而且很复杂！综上所诉，方案二，方案三性能上虽然优于方案一，但是需要计算机来控制单片机，对其进行频率合成。
方案四，需要编程来实现，运用了嵌入式，EDA的知识，较为复杂。
方案一虽然性能上是有些不足，但是完全能实现我的设计要求。
所以我选择方案一来实现我的设计！方案一，这种数字锁相环频率较为简单，组成部分是参考振荡器，参考分频器，PD（鉴相器），LF（低通滤波器），VCO（压控振荡器），可变分频器等构成！综合所述，就是锁相环，N分频器和输入信号构成的！锁相环模块中，我为了降低制作的难度和复杂度，于是鉴相器PD和VCO压控振荡器用的是集成芯片提供！PD鉴相器输入的误差相位误差电压是周期性的脉冲波形，这就需要一个环路低通滤波器使之输出一个直流控制电压，去控制压控振荡器的相位和频率，使它的误差电压减小，这样才能使相差和频差不能达到锁定模式，而且滤波器也可以滤掉电路中的高频噪声和交流谐波分量。
而N分频器的作用就是使经过压控振荡器输出的信号经过N位可控计数器分频后进入PD鉴相器，这样就可以使之与参考频率信号作比较了！信号输入电路就是一个基准信号源，整个系统电路在此基础上对其经行频率合成，基准信号源的稳定度和精准度是会影响到输出频率的稳定度和精准度的！因此，我们队基准信号源的稳定度和精准度的要求是蛮高的！因此，选择方案一是合理的，能胜任本次设计的要求的!2系统理论知识2.1 频率合成器的工作原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
