BCD七段数码管显示译码器和真值表资料教学教材

实验六BCD对七段显示器译码器一、目的:1.能了解BCD对七段显示器译码器电路的设计原理。

2.能利用AHDL语言设计一个BCD对七段显示器译码器电路。

3.能自行以CPLD数位发展实验系统验证所设计电路的正确性。

二、电路图：三、实验器配置图:四、实验步骤与画面：1．建立一个名为BCD_Dec7.v的新文件，并在quaruts Ⅱ文字编辑器中,以VerilogHDL语言来设计程式，图U6-1为算术逻辑运算单元的VerilogHDL程式。

其中in为输入端口，out为输出端口。

2.存储、检查及编译。

3．创建元件符号。

4.创建波形文件，设定合适的端口信号，仿真元件的波形。

观察波形图可以看出当s端口选择不同功能时，芯片会对A、B数据进行相应的操作。

5.请依照下表改变i[3..0]之值，观察并记录其输出的字型。

五、相关说明：1.BCD对七段显示器解码器的程式主要是以TABLE叙述来完成，我们只要将输出入关系以列表方式列出後，编译器就会自动将其编译化简成逻辑运算闸结构。

2.程式中用"％"符号字元括起来的为注解用文字。

编译器并不会处理。

3.对于一个微电脑记忆体位址分配解码控制以及周边之解码控制电路而言,若一一将每个输入变数所对应的解码输出列表出来的话。

简直是一件不可能的事,此时只有采用"X"don't care方式来表示，才能完成此不可能的任务,请参考图U7-3的程式范例。

上面的例子是表示：ROM的记忆体位址是在0000H—3FFFFH范围，而RAM的位址是在8000H—9FFFH范围。

4.对于一些没有列表出来的输入状态而言，其对应输出该如何解决呢?AHDL有个DEFAULTS叙述可以帮我们解决这个问题。

例如图U7-4的程式中，对于没有成立的输入状态，其对应输出的ascii_code 值都为“00111111”。

图U7-45.使用DEFAULTS…END DEFAULTS叙述时要注意下列几件事情：(1)Logic区段中只能有一个DEFAULTS叙述，而且其位置必须是在BE-GIN关键字后的第一个。

七段数码管显示实验报告实验目的：本实验的目的是通过控制7段数码管的亮灭状态来显示不同的数字和字母。

实验原理：7段数码管常用于显示数字和字母，每个数码管由7个LED灯组成，分别表示A、B、C、D、E、F、G等7个段。

通过控制这些LED灯的亮灭状态，就可以显示不同的数字和字母。

在实际应用中，通常需要使用一个译码器来根据输入的数字或字母输出相应的控制信号。

常用的译码器有7447、DM9368等。

这些译码器通常都是BCD码到7段数码管的译码器。

在本实验中，我们将使用7447译码器来控制7段数码管的亮灭状态。

7447译码器具有4个输入线和7个输出线，每个输入线上的BCD码可以转换成相应的控制信号，用于控制数码管的7个LED 灯。

实验材料：1.7段数码管2.7447译码器3.电路板4.电压源5.连接线实验步骤：1.将7447译码器插入电路板上相应的插槽中，并将数码管连接到电路板上。

2.将电压源连接到电路板上，并调节电压和电流值。

3.根据所需显示的数字或字母，设置相应的BCD码输入信号。

4.打开电源，观察数码管是否能够正确显示。

实验结果：通过本实验，我们可以成功控制7段数码管的亮灭状态，实现了数字和字母的显示。

同时，我们也了解了7447译码器的原理和使用方法。

实验小结：本实验是电子技术的基础实验之一，通过实验我们深入了解了7段数码管和7447译码器的原理和应用，同时也锻炼了我们的动手能力和实验技能。

在实际应用中，7段数码管和译码器常常被用于数字显示、计数器、时钟、温度计等电子设备中，具有广泛的应用前景。

已知8421bcd可用7段译码器,驱动日字led管,显示出十进制数字。

指出下列变换真值表为了解决这个问题，我们首先需要了解7段译码器是如何工作的。

7段译码器是一种集成电路，它可以将一个4位二进制数解码为7个输出信号，这些信号可以驱动7段LED显示器以显示数字。

通常，对于一个4位二进制数，其范围是0000到1001，对应于十进制中的0到9。

对于每一个十进制数字，7段译码器都会产生一个特定的输出组合来驱动LED的各个段，从而显示该数字。

现在，假设我们有一个8421 BCD（二进制编码十进制）到7段译码器的转换器，其功能是将8421 BCD码转换为7段显示码。

根据8421 BCD编码的定义，它使用4位二进制代码来表示十进制数字。

其中：第1位表示千位（8）第2位表示百位（4）第3位表示十位（2）第4位表示个位（1）例如，数字5的8421 BCD编码是0101。

基于这个编码规则，我们可以得出以下变换真值表：输入（8421 BCD）输出（7段显示码）显示数字0000 0x3F (点亮第1-7段) 00001 0x06 (点亮第2-4-6段) 10010 0x5B (点亮第段) 20011 0x4F (点亮第段) 30100 0x66 (点亮第段) 40101 0x6D (点亮第段) 50110 0x7D (点亮第段) 60111 0x07 (点亮第段) 71000 0x7F (点亮第段) 81001 0x6F (点亮第段) 9注意：这里的“点亮”是指对应的LED段应当亮起。

例如，数字3的7段显示码是0x4F，意味着第1、3、6、7段应该亮起。

七段数码管显示译码器本页仅作为文档页封面，使用时可以删除This document is for reference only-rar21year.March可编程逻辑器件技术项目设计报告课题名称：七段数码管显示译码器班级：13电子(2)班姓名：许宋如指导老师：龚兰芳一、设计要求1）用VHDL语言设计一个可以实现以下功能的程序：输入时思位二进制数，输出时对应的十进制。

2）用四个开关代表四位二进制数，单个数码管显示对应的十进制数。

3）编完程序之后并在开发系统上进行硬件测试。

二、任务分析用来驱动各种显示器件，从而将用二进制代码表示的数字，文字，符号翻译成人们习惯的形式直观的显示出来的电路，称为显示译码器。

这种显示译码器用多种发光器件构成。

例如半导体发光二极管，液晶灯。

以发光二极管的七段数码管显示译码器为例进行说明。

七段字形译码器的真值表：设计原理图：四、硬件要求主芯片EPM240T100C5,4个开关，一个共阴七段数码管。

五、源程序library ieee;use ieee.std_logic_1164.all;entity yima isport(l:out std_logic_vector(5 downto 0);d0,d1,d2,d3:in std_logic;a,b,c,d,e,f,g:out std_logic);end yima;architecture behav of yima issignal m:std_logic_vector(3 downto 0); signal seg7:std_logic_vector(6 downto 0); beginl<=”011111”;m<=d3&d2&d1&d0;with m selectseg <=”011111”when ”0000”,“0000110”when “0001”,“1011011”when “0010”,“1001111”when “0011”,“1100110”when “0100”,“1101101”when “0101”,“1111101”when “0110”,“0000111”when “0111”,“1111111”when “1000”,“1100111”when “1001”，“1110111”when “1010”，“0111001”when “1011”，“0111001”when “1100”，“1011110”when “1101”，“1111001”when “1110”，“1110001”when “1111”，“0000000”when others;g<=seg7(6);f<=seg7(5);e<=seg7(4);d<=seg7(3);c<=seg7(2);b<=seg7(1);a<=seg7(0);end behav;六、接线图七、现象描述在硬件上测试，现象结果是，当被分配的引脚的四个拨码开关打到相应位置的二进制对应的七段显示器数码管上显示出相应的字形，例如：当拨码开关对应的二进制为1000的是字形8.八、总结通过这次课题实验，熟悉了各程序模块的编写特点，主要是进程语句模块，和结构体以及实体模块的程序编写。

题目：七段显示译码器电路设计专业：电气自动化专业班级：姓名：学号：目录第一节绪论……………………………………………………………………………..1.1本设计的任务和主要内容………………………………………………………………..1.2基本工作原理及原理框图………………………………………………………………...第二节硬件电路的设计…………………………………………………………………2.1BCD译码器选择与设计…………………………………………………………………….2.2LED显示器的设计……………………………………………………………………………2.3总的设计……………………………………………………………………………………第四节设计总结…………………………………………………………………………第一节绪论本课程设计的七段译码器主要以BCD译码器或LED显示器为主要部件，应用集成门电路组成的一个具有译码和显示的装置。

其中BCD 译码器采用8421BCD译码器，即----七段显示译码器（74LS48）型。

LED显示器是由发光二极管组成的，LED显示器分共阴极和共阳极两种型号，共阴极LED显示器的发光二级管阴极接地，共阳极LED显示器的发光二极管阳极并联。

最后把BCD译码器或LED显示器组成了的装置就具有了显示和译码的功能。

此七段译码器也就成功了。

1.1设计的任务和本主要内容1）运用LED显示器或BCD译码器实现一定的功能2）写出详细的实验报告1.2基本工作原理及原理框图基本工作原理及原理框图如下：第二节硬件的设计BCD译码器选择与设计发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。

分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。

外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。

只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。

实验二7 段数码管静态显示译码器1.实验目的学习quartusii 和modelsim的使用方法；学习原理图和veriloghdl混合输入设计方法；掌握7 段数码管静态显示译码器的设计及仿真方法。

2.实验原理根据下面电路图，设计7 段数码管静态显示译码器电路，在kx3c10F+开发板上实现该电路，并作仿真。

3.实验设备kx3c10F+开发板，电脑。

4.实验步骤4.1编译4.1.1七段数码管代码module segled(out1,a); //定义模块名和输入输出端口input [3:0]a; //输入一个3位矢量output [6:0]out1; //输出一个6位矢量reg [6:0]out1; //reg型变量用于always语句always@(a) //敏感信号啊begincase(a) //case语句用于选择输出4'b0000:out1<=7'b1000000;4'b0001:out1<=7'b1001111;4'b0010:out1<=7'b0100100;4'b0011:out1<=7'b0110000;4'b0100:out1<=7'b0011001;4'b0101:out1<=7'b0010010;4'b0110:out1<=7'b0000011;4'b0111:out1<=7'b1111000;4'b1000:out1<=7'b0000000;4'b1001:out1<=7'b0011000;4'b1010:out1<=7'b0001000;4'b1011:out1<=7'b0011100;4'b1100:out1<=7'b1000111;4'b1101:out1<=7'b0100011;4'b1110:out1<=7'b0000110;4'b1111:out1<=7'b0001110;endcaseendendmodule //模块结束效果图：4.1.2综合模块代码// Copyright (C) 1991-2013 Altera Corporation// Your use of Altera Corporation's design tools, logic functions // and other software and tools, and its AMPP partner logic// functions, and any output files from any of the foregoing// (including device programming or simulation files), and any// associated documentation or information are expressly subject // to the terms and conditions of the Altera Program License// Subscription Agreement, Altera MegaCore Function License// Agreement, or other applicable license agreement, including,// without limitation, that your use is for the sole purpose of// programming logic devices manufactured by Altera and sold by// Altera or its authorized distributors. Please refer to the// applicable agreement for further details.// PROGRAM "Quartus II 64-Bit"// VERSION "Version 13.1.0 Build 162 10/23/2013 SJ Web Edition" // CREATED "Mon Mar 27 15:23:18 2017"module Blok(a,out1);input wire [3:0] a;output wire [6:0] out1;segled b2v_inst(.a(a),.out1(out1));endmodule效果图：4.1.3编辑结果截图编译解释：在这个报告中，我们可以看到如下信息：Total logic elements 7/5136(<1%): 该芯片中共有5136个LE资源，其中的7个在这个工程的这次编译中得到了使用。