BCD-7段数码管显示译码器电路设计(PPT 35张)

七段数码管显示数字电路学习 2008—11—02 15：15:18 阅读2837 评论0 字号：大中小CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器,特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流.可直接驱动LED显示器.CD4511 是一片 CMOS BCD-锁存/7 段译码/驱动器，引脚排列如图 2 所示。

其中a b c d 为 BCD 码输入，a为最低位。

LT为灯测试端,加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。

BI为消隐功能端，低电平时使所有笔段均消隐,正常显示时， B1端应加高电平.另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9（1001)时，显示字形也自行消隐。

LE是锁存控制端,高电平时锁存,低电平时传输数据。

a～g是 7 段输出，可驱动共阴LED数码管。

另外,CD4511显示数“6”时,a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观图3是 CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只 CD4511 和 LED 数码管即可。

所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。

限流电阻要根据电源电压来选取,电源电压5V时可使用300Ω的限流电阻。

用CD4511实现LED与单片机的并行接口方法如下图： (略)CD4511 引脚图其功能介绍如下：BI：4脚是消隐输入控制端,当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐)状态，不显示数字.LT：3脚是测试输入端，当BI=1,LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8"。

它主要用来检测数码管是否损坏。

LE:锁定控制端，当LE=0时，允许译码输出. LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

七段数码管显示实验报告实验目的：本实验的目的是通过控制7段数码管的亮灭状态来显示不同的数字和字母。

实验原理：7段数码管常用于显示数字和字母，每个数码管由7个LED灯组成，分别表示A、B、C、D、E、F、G等7个段。

通过控制这些LED灯的亮灭状态，就可以显示不同的数字和字母。

在实际应用中，通常需要使用一个译码器来根据输入的数字或字母输出相应的控制信号。

常用的译码器有7447、DM9368等。

这些译码器通常都是BCD码到7段数码管的译码器。

在本实验中，我们将使用7447译码器来控制7段数码管的亮灭状态。

7447译码器具有4个输入线和7个输出线，每个输入线上的BCD码可以转换成相应的控制信号，用于控制数码管的7个LED 灯。

实验材料：1.7段数码管2.7447译码器3.电路板4.电压源5.连接线实验步骤：1.将7447译码器插入电路板上相应的插槽中，并将数码管连接到电路板上。

2.将电压源连接到电路板上，并调节电压和电流值。

3.根据所需显示的数字或字母，设置相应的BCD码输入信号。

4.打开电源，观察数码管是否能够正确显示。

实验结果：通过本实验，我们可以成功控制7段数码管的亮灭状态，实现了数字和字母的显示。

同时，我们也了解了7447译码器的原理和使用方法。

实验小结：本实验是电子技术的基础实验之一，通过实验我们深入了解了7段数码管和7447译码器的原理和应用，同时也锻炼了我们的动手能力和实验技能。

在实际应用中，7段数码管和译码器常常被用于数字显示、计数器、时钟、温度计等电子设备中，具有广泛的应用前景。

实验名称：十六进制7段数码显示译码器设计实验目的：1．设计七段显示译码器2．学习Verilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具的使用方法；工作原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

例如6-18作为7段译码器，输出信号LED7S 的7位分别接图6-17数码管的7个段，高位在左，低位在右。

例如当LED7S输出为“1101101”时，数码管的7个段g,f,e,d,c,b,a分别接1,1,0,1,1,0,1；接有高电平的段发亮，于是数码管显示“5”。

注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，例6-18中的LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)应改为…(7 DOWNTO 0)。

实验内容1：将设计好的VHDL译码器程序在Quartus II上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。

实验步骤：步骤1：新建一个文件夹击打开vhdl文件；步骤2:编写源程序并保存步骤3：新建一个工程及进行工程设置步骤4：调试程序至无误；步骤5：接着新建一个VECTOR WAVEFOM文件及展出仿真波形设置步骤6：输入数据并输出结果（时序仿真图）步骤7：设置好这个模式步骤8：生成RTL原理图步骤9：引脚锁定及源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A :IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN"0000"=> LED7S<="0111111";WHEN"0001"=> LED7S<="0000110";WHEN"0010"=> LED7S<="1011011";WHEN"0011"=> LED7S<="1001111";WHEN"0100"=> LED7S<="1100110";WHEN"0101"=> LED7S<="1101101";WHEN"0110"=> LED7S<="1111101";WHEN"0111"=> LED7S<="0000111";WHEN"1000"=> LED7S<="1111111";WHEN"1001"=> LED7S<="1101111";WHEN"1010"=> LED7S<="1110111";WHEN"1011"=> LED7S<="1111100";WHEN"1100"=> LED7S<="0111001";WHEN"1101"=> LED7S<="1011110";WHEN"1110"=> LED7S<="1111001";WHEN"1111"=> LED7S<="1110001";WHEN OTHERS =>NULL;END CASE;END PROCESS;END;实验内容二：1、硬件测试。

十六进制7段数码显示译码器设计实验报告实验报告：十六进制7段数码显示译码器设计一、实验目的本实验的主要目的是设计一种用于将十六进制数码转化为七段显示的译码器电路。

通过这个实验，我们可以学习和了解数字电路的工作原理、数码管的控制方式以及七段数码的译码方法。

二、实验原理本实验所用到的数码管为共阳数码管，它由7个发光二极管组成，其中的每一个发光二极管称为一个段。

这七个段依次为a、b、c、d、e、f和g，它们分别对应数码管上的abcdefg七个引脚。

当一些引脚输出高电平时，相应的段就会被点亮，从而显示出特定的字符。

为了实现将十六进制数码转化为七段显示的功能，我们需要设计一个译码器电路。

译码器电路的输入为十六进制数码，输出为七段信号，用于控制数码管的每个段的亮灭情况。

为了简化设计，我们可以采用CMOS数字集成电路74LS47来实现译码器电路。

该集成电路内部集成了BCD转七段译码器，可以将二进制代码转化为七段数码显示所需要的信号。

它的输入为四个二进制输入端口A、B、C和D，输出为七个段芯片（a、b、c、d、e、f和g）的控制信号。

三、实验步骤1.首先，根据74LS47的真值表，确定译码器的输入和输出。

2.根据真值表，画出逻辑图，确定硬件电路的连接方式。

3.按照逻辑图和电路连接方式，进行硬件电路的布线。

4.按照实验仪器的操作说明，对电路进行调试和测试。

5.将输入端口连接至外部的十六进制信号源，观察输出端口的数据是否正确。

6.验证电路的正确性和稳定性，如果出现问题，进行排除和修复。

四、实验结果经过实验，我们成功地设计并实现了一个十六进制7段数码显示译码器电路。

当输入端口接收到一个十六进制信号时，通过电路的处理和转换，将其转化为了相应的七段信号，用于控制数码管的每个段的亮灭情况。

通过实验观察，我们发现电路的输出结果与预期一致，且工作稳定。

五、实验总结通过这个实验，我们对于数字电路的工作原理和数码管的控制方式有了更深的了解。

显示译码电路实验报告显示译码电路实验报告引言：在现代电子技术领域，显示译码电路扮演着重要的角色。

它们可以将数字信号转换为人们可以理解的可视化信息，广泛应用于计算机、电视、手机等设备中。

本实验旨在通过搭建一个显示译码电路，探索其原理和应用。

一、实验目的本实验的目的是了解显示译码电路的工作原理，掌握其基本应用。

通过实践操作，学生们可以更好地理解数字电路的运行机制，提高实际动手能力。

二、实验材料和器件1. 74LS47芯片：这是一种BCD-7段译码器，用于将4位二进制输入转换为7段数码管的输出。

2. 7段数码管：用于显示数字和字母等字符。

3. 连接线、电源等辅助器件。

三、实验步骤1. 连接电路：将74LS47芯片与7段数码管通过连接线连接起来，确保电路连接正确无误。

2. 施加电源：将电路连接到适当的电源上，确保电压和电流符合芯片的工作要求。

3. 输入信号：通过开关或其他输入设备提供4位二进制输入信号。

4. 观察结果：观察7段数码管上显示的字符是否与输入信号对应，验证译码电路的正确性。

四、实验结果与分析经过实验操作，我们成功搭建了显示译码电路，并进行了测试。

在输入4位二进制数的情况下，数码管正确显示了对应的字符。

这表明译码电路能够准确地将二进制信号转换为可视化的字符信息。

通过进一步的观察和分析，我们发现译码电路的工作原理是将输入的二进制数映射到对应的数码管段上。

每个数码管段代表一个二进制位，通过控制该段的通断状态，可以显示不同的字符。

而74LS47芯片则起到了译码的作用，将二进制输入转换为对应的数码管段控制信号。

这种显示译码电路广泛应用于各种计算机和电子设备中。

它使得数字信息可以以更加直观和易读的方式展示给用户，提高了人机交互的效率和便利性。

例如，在计算机屏幕上显示的字符、数字时钟、电子秤等设备都使用了类似的译码电路。

五、实验总结通过本次实验，我们深入了解了显示译码电路的工作原理和应用。

通过实际操作，我们掌握了搭建和测试译码电路的方法，提高了动手实践能力。

实验二7 段数码管静态显示译码器1.实验目的学习quartusii 和modelsim的使用方法；学习原理图和veriloghdl混合输入设计方法；掌握7 段数码管静态显示译码器的设计及仿真方法。

2.实验原理根据下面电路图，设计7 段数码管静态显示译码器电路，在kx3c10F+开发板上实现该电路，并作仿真。

3.实验设备kx3c10F+开发板，电脑。

4.实验步骤4.1编译4.1.1七段数码管代码module segled(out1,a); //定义模块名和输入输出端口input [3:0]a; //输入一个3位矢量output [6:0]out1; //输出一个6位矢量reg [6:0]out1; //reg型变量用于always语句always@(a) //敏感信号啊begincase(a) //case语句用于选择输出4'b0000:out1<=7'b1000000;4'b0001:out1<=7'b1001111;4'b0010:out1<=7'b0100100;4'b0011:out1<=7'b0110000;4'b0100:out1<=7'b0011001;4'b0101:out1<=7'b0010010;4'b0110:out1<=7'b0000011;4'b0111:out1<=7'b1111000;4'b1000:out1<=7'b0000000;4'b1001:out1<=7'b0011000;4'b1010:out1<=7'b0001000;4'b1011:out1<=7'b0011100;4'b1100:out1<=7'b1000111;4'b1101:out1<=7'b0100011;4'b1110:out1<=7'b0000110;4'b1111:out1<=7'b0001110;endcaseendendmodule //模块结束效果图：4.1.2综合模块代码// Copyright (C) 1991-2013 Altera Corporation// Your use of Altera Corporation's design tools, logic functions // and other software and tools, and its AMPP partner logic// functions, and any output files from any of the foregoing// (including device programming or simulation files), and any// associated documentation or information are expressly subject // to the terms and conditions of the Altera Program License// Subscription Agreement, Altera MegaCore Function License// Agreement, or other applicable license agreement, including,// without limitation, that your use is for the sole purpose of// programming logic devices manufactured by Altera and sold by// Altera or its authorized distributors. Please refer to the// applicable agreement for further details.// PROGRAM "Quartus II 64-Bit"// VERSION "Version 13.1.0 Build 162 10/23/2013 SJ Web Edition" // CREATED "Mon Mar 27 15:23:18 2017"module Blok(a,out1);input wire [3:0] a;output wire [6:0] out1;segled b2v_inst(.a(a),.out1(out1));endmodule效果图：4.1.3编辑结果截图编译解释：在这个报告中，我们可以看到如下信息：Total logic elements 7/5136(<1%): 该芯片中共有5136个LE资源，其中的7个在这个工程的这次编译中得到了使用。

BCD七段显示译码器电路图发布:2011-08-30 | 作者: | 来源: tangyaohua | 查看:3641次| 用户关注：BCD七段显示译码器发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。

分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。

外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。

只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。

LED数码管有共阳、共阴之分。

图4-17(a)是共阴式LED数码管的原理图，图4-17(b)是BCD七段显示译码器发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。

分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。

外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。

只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。

LED数码管有共阳、共阴之分。

图4 - 17(a)是共阴式LED数码管的原理图，图4-17(b)是其表示符号。

使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图 4 - 17(c)所示。

BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以F a~F g表示)，也称4—7译码器。

若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。

例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为F a~F g=0110011，这也是一组代码，常称为段码。

同理，根据组成0~9这10个字形的要求可以列出8421BCD 七段译码器的真值表，见表4 - 12(未用码组省略)。

实验二7段数码显示译码器【实验目的】1．设计七段显示译码器，并在实验板上验证2．学习V erilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具的使用方法；【实验内容】1．实现BCD/七段显示译码器的“Verilog ”语言设计。

说明：7段显示译码器的输入为：IN0…IN3共5根，7段译码器的逻辑表同学自行设计，要求实现功能为：输入“0…15 ”（二进制），输出“0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。

2．使用工具为译码器建立一个元件符号3．设计仿真文件，进行验证。

4．编程下载并在实验箱上进行验证。

【实验原理】7段数码是纯组合电路。

通常的小规模专用IC，如74或4000系列的器件只能作十进制的BCD码译码，然而数字系统的数据处理和运算都是二进制的，所以输出表达式都是十六进制的。

为了满足十六进制数的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD中实现。

首先要设计一段程序。

该程序可按照例3-2的case语句表述方法，再根据表4-2的真值表写出程序。

者输入的4位码为A【3:0】，输出控制7段共阴数码管的7位数据位LED7S【6:0】。

输出信号LED7S的7位分别接图4-74的工银数码管的7个段，高位在左，低位在右。

【程序源代码】（加注释）module LED (IN,led7);input[3:0] IN;output[6:0] led7; //定义输出信号reg[6:0] led7; //定规输出信号位7位的寄存器变量always@(IN) //IN为敏感性信号begin //主块开始case(IN) //使用了case语句4'b0000: led7<=7'b0111111;4'b0001: led7<=7'b0000110;4'b0010: led7<=7'b1011011;4'b0011: led7<=7'b1001111;4'b0100: led7<=7'b1100110;4'b0101: led7<=7'b1101101;4'b0110: led7<=7'b1111101;4'b0111: led7<=7'b0000111;4'b1000: led7<=7'b1111111;4'b1001: led7<=7'b1101111;default: led7<=7'b0111111;endcaseend //主块结束endmodule【仿真和测试结果】【硬件仿真结果：】【实验心得和体会】通过这次的7段数码显示译码器实验，我对EDA有了进一步的了解，对QuartusII有了了解以及在QuartusII的使用上有了一些经验。

4.4 显示模块4。

4。

1 7段数码管的结构与工作原理7段数码管一般由8个发光二极管组成，其中由7个细长的发光二极管组成数字显示，另外一个圆形的发光二极管显示小数点。

当发光二极管导通时，相应的一个点或一个笔画发光。

控制相应的二极管导通，就能显示出各种字符，尽管显示的字符形状有些失真，能显示的数符数量也有限，但其控制简单,使有也方便.发光二极管的阳极连在一起的称为共阳极数码管,阴极连在一起的称为共阴极数码管,如图4.9所示.4。

4.2 7段数码管驱动方法发光二极管（LED 是一种由磷化镓（GaP)等半导体材料制成的，能直接将电能转变成光能的发光显示器件.当其内部有一一电流通过时，它就会发光.7段数码管每段的驱动电流和其他单个LED 发光二极管一样，一般为5～10mA ；正向电压随发光材料不同表现为1.8~2.5V 不等。

7段数码管的显示方法可分为静态显示与动态显示，下面分别介绍。

（1） 静太显示所谓静态显示,就是当显示某一字符时，相应段的发光二极管恒定地寻能可截止。

这种显示方法为每一们都需要有一个8位输出口控制。

对于51单片机,可以在并行口上扩展多片锁存74LS573作为静态显示器接口。

静态显示器的优点是显示稳定，在发光二极管导通电注一定的情况下显示器的亮度高，控制系统在运行过程中，仅仅在需要更新显示内容时，CPU 才执行一次显示更新子程序,这样大大节省了CPU 的时间,提高了CPU 的工作效率；缺点是位数较多时，所需I/O 口太多,硬件开销太大，因此常采用另外一种显示方式——动态显示。

（2）动态显示所谓动态显示就是一位一位地轮流点亮各位显示器（扫描），对于显示器的每一位而言，每隔一段时间点亮一次。

虽然在同一时刻只有一位显示器在工作（点亮)，但利用人眼的视觉暂留效应和发光二极管熄 灭共阴极7段数码管内部字段LED 和引脚分 共阳极图4.9 7段数码管结构图时的余辉效应,看到的却是多个字符“同时”显示.显示器亮度既与点亮时的导通电流有关,也与点亮时间和间隔时间的比例有关。

七段译码器显示电路.doc七段译码器显示电路是一种常见的数字显示电路，它可以将数字信号转换为七段数码管可以显示的信号。

在这种电路中，数字信号经过七段译码器解码后，将产生与数字相应的七个片段输出信号，这七个片段用于控制数码管的显示。

该电路由以下几部分组成：1.七段译码器七段译码器是将二进制代码转换为七段数码管显示的芯片。

通常，七段译码器有4位二进制输入和7位输出，每个输出对应一个数码管的片段，称为“a”、“b”、“c”、“d”、“e”、“f”、“g”，而其余输出为“dp”，作为十进制点的控制器。

2. 7490计数器7490计数器是一种可实现数字信号计数的芯片。

在该电路中，7490计数器与七段译码器相结合，其输出作为七段译码器的输入，使其能够显示数字信号。

3. 7447特殊驱动芯片7447是一种特殊的数码管驱动芯片，与七段译码器配合使用，用于数码管的数码输出。

7447芯片的输出通过NPN晶体管到达数码管的象限管，控制其亮度。

4. 2N3906 PNP晶体管PNP晶体管的输出与七段译码器的输入进行连接，用于控制七段译码器的输出段。

5. 10μF电容电容器用于过滤输入信号，避免噪声产生干扰。

7. 1K电阻电阻用于将输入信号和晶体管之间的电流限制在一个安全范围内。

该电路基于二进制计数，可从0到9逐个显示数字。

在7490计数器和七段译码器之间的输出信号滞后1，可以在保证数字显示正确的情况下使显示更加流畅。

七段译码器通过特殊驱动芯片和PNP晶体管控制数码管的显示，保证显示效果稳定而清晰。

总之，七段译码器显示电路在数字技术中具有广泛的应用，并可通过合理的设计和调试，为数字信号在显示上提供高效而稳定的解决方案。

基于FPGA的七段数码显示译码器的设计七段数码显示器是一种常见的显示设备，用于显示数字和一些字母字符。

在FPGA（Field Programmable Gate Array）上设计七段数码显示译码器可以实现数字输入到七段数码显示器的转换，并将对应的控制信号输出到相应的段。

FPGA是一种可编程逻辑设备，具有可重构性和可编程性，因此它可以用来设计各种数字逻辑电路，包括数码显示译码器。

设计一个基于FPGA的七段数码显示译码器需要以下步骤：
1.确定输入和输出：七段数码显示译码器的输入为数字（0-9），输出为七段数码显示器的段控制信号。

2.确定数码管的显示编码：七段数码管的每个段都有对应的编号，常用的编码方式有共阴极和共阳极两种。

确定使用哪种编码方式，决定了段控制信号的输出方式。

3.设计逻辑电路：根据数码管的显示编码和输入数字，设计逻辑电路来生成对应的段控制信号。

可以使用逻辑门、触发器和其他数字逻辑电路组合实现。

4. 编写HDL代码：使用硬件描述语言（如Verilog、VHDL等）编写逻辑电路的描述代码。

代码应包括输入端口、输出端口以及逻辑电路的实现。

5.进行仿真：使用仿真工具对编写的HDL代码进行仿真验证，确保逻辑电路的正确性。

6.确定FPGA芯片：选择适合需求的FPGA芯片，考虑输入输出端口数量、资源利用率以及时钟频率等因素。

7.进行综合：使用综合工具将编写的HDL代码综合为FPGA芯片可识别的级联逻辑门。

8.进行布局布线：使用布局布线工具将综合结果映射到FPGA芯片上的逻辑单元和连线。

9.进行时序分析：使用时序分析工具分析电路中的时序约束，如时钟频率，以确保电路工作正常。

数字钟实验报告学生专业：电子信息工程学生班级：151143C学生学号：*********学生姓名：***7段显示译码器设计151143324 ***一、实验目的：学习七段数码显示译码器设计，多层次设计方法和总线数据输入方式的仿真。

二、实验原理：7段BCD码译码器的设计，输出信号Segmentout的7位分别接数码管的7个段，高位在左，低位在右。

例如当Segmentout输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示数字“5”。

如果是共阳极的数码显示器，则8段输出应取反，段显码为“10010010”，使用时要注意数码管的接法。

实际产品设计中，一般会用到多个数码管，显示几位数字。

4位数的7段数码管，4位数字共用同样的段输出。

若只想让第一个位显示，其他的位不显示，那么可以只给第一位数字供电，其他的断电，用4LED来控制的，4LED输出0001即可，若只让第二位显示则4LED输出0010即可。

这里的4LED选择控制要显示的位，称为位选。

三、实验内容：module BCD_Segment7(BCDin,Segmentout,Select);input[3:0]BCDin;output Select;output [6:0]Segmentout;reg[6:0]Segmentout;always@(BCDin)begincase(BCDin)4'h0:Segmentout=7'b1000000;4'h1:Segmentout=7'b1111001;4'h2:Segmentout=7'b0100100;4'h3:Segmentout=7'b0110000;4'h4:Segmentout=7'b0011001;4'h5:Segmentout=7'b0010010;4'h6:Segmentout=7'b0000010;4'h7:Segmentout=7'b1111000;4'h8:Segmentout=7'b0000000;4'h9:Segmentout=7'b0010000;4'hA:Segmentout=7'b0001000;4'hB:Segmentout=7'b0000011;4'hC:Segmentout=7'b1000110;4'hD:Segmentout=7'b0100001;4'hE:Segmentout=7'b0000110;4'hF:Segmentout=7'b0001110;default:Segmentout=7'bxxxxxxx;endcaseendassign Select=1'b0;endmodule四、时序仿真波形：引脚设定时序仿真波形参考设置：1、设置仿真时间。

7段数码显示译码器设计1、实验目的熟悉ISE系列软件的设计流程和基本工具使用，学习7段数码显示译码器设计，学习VHDL的CASE语句应用。

2、实验内容7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中实现。

本实验中，7段译码器的数码管采用共阴数码管，而且不考虑小数点的发光管。

其输出信号LED7S的7位分别接数码管的7个段，高电平有效。

例如，当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。

3、实验器材Spartan 3E开发板。

4、实验说明实验中所需要的源文件在本报告附录中。

5、实验步骤步骤1：创建ISE工程（1）启动桌面上的ISE9.1图标，在Project Navigator中选择File→New Project。

（2）在弹出的对话框（见图1）中，设置工程名为ymq7s，工程存放路径为E:\work\，顶层模块类型选择HDL，并单击Next按钮。

图1 ISE工程属性对话框（3）出现图2所示对话框，目标器件选择spartan3E,具体设计如下图。

图2 ISE工程属性对话框（4）一直点击Next，直到出现图3（即是刚才所设定的），最后点击Finish。

图3 工程设计总表出现图4，这就是所建立的工程，现在我们需要在里面完成我们的设计。

图4 ISE工程属性对话框步骤2：创建新的VHDL设计文件（1）在ISE用户界面中，选择Project→New Source。

（2）在弹出的对话框（见图5）中，选择VHDL Module作为源程序类型，设置文件名为ymq7s，并单击“下一步”按钮。

图5 VHDL的New Source Wizard（3）点击Next，直到出现图6，直到Finish。

BCD码显示译码器的设计在设计BCD码显示译码器时，需要考虑以下几个方面：1.确定编码方式：BCD码可以使用8421编码或2421编码。

在8421编码中，每位十进制数由四位二进制数表示；在2421编码中，0-9的数字用四位二进制数表示，其中10-15的数字使用三位编码。

2.确定输入和输出：BCD码显示译码器的输入是BCD编码，输出是数字或字符表示。

根据需求，可以设计为七段显示器（常用于数字显示）或者数码管（常用于显示字母、符号等）。

3. 设计真值表或Karnaugh图：根据编码方式和输入输出的定义，可以绘制真值表或Karnaugh图来设计译码器。

真值表列出了所有可能的输入和对应的输出；Karnaugh图则将输入和输出进行组织和优化，以简化电路设计。

4. 选择适当的逻辑门：译码器可以使用与门（AND）、或门（OR）、非门（NOT）、与非门（NAND）和异或门（XOR）等逻辑门组成。

根据真值表或Karnaugh图，选择适当的逻辑门以实现所需的函数。

5.需要考虑面向对象方面的设计，根据功能的划分将设计的逻辑块进行模块化。

以下是一个以BCD码8421编码为例的BCD码显示译码器设计示例：输入：BCD码（A3A2A1A0）输出：七段显示器（a-f）其中，每个a-f对应七段显示器的a段到f段。

设计步骤：1.根据输入的BCD码，确定数字0-9对应的输出控制线的状态。

根据8421编码，可以得到如下的真值表：```BCD码，abcdef-------，-----------0000，1111110001，0110000010，1101100011，1111000100，0110010101，1011010110，1011110111，1110001000，1111111001，111001```2.根据真值表，可以使用逻辑门来实现每个控制线的控制逻辑。

这里可以使用与门和或门来实现。

a=A3'A2'A1'A0'+A3'A2'A1A0'+A3'A2A1'A0'+A3'A2A1A0'+A3A2'A1'A0 '+A3A2'A1A0+A3A2A1'A0+A3A2A1A0b=A3'A2'A1'A0+A3'A2'A1A0'+A3'A2A1'A0+A3'A2A1A0'+A3A2'A1'A0'+ A3A2'A1A0+A3A2A1'A0'+A3A2A1A0'c=A3'A2'A1A0+A3'A2A1'A0+A3'A2A1A0'+A3A2'A1'A0'+A3A2'A1'A0+A3 A2'A1A0d=A3'A2A1'A0'+A3'A2'A1A0+A3A2'A1'A0+A3A2'A1A0+A3A2A1'A0'+A3A 2A1'A0+A3A2A1A0'+A3A2A1A0e=A3'A2'A1'A0'+A3'A2'A1A0'+A3'A2A1'A0+A3A2'A1'A0'+A3A2'A1'A0 +A3A2A1'A0'+A3A2A1A0'+A3A2A1'A0'f=A3'A2'A1'A0+A3'A2'A1A0+A3'A2A1'A0+A3'A2A1A0'+A3A2'A1'A0+A3 A2'A1'A0'+A3A2'A1A0+A3A2A1'A0注意：使用上面的逻辑等式时，数字后面的引号表示对应输入取反。

七段数字显示器及显示译码器一、七段数字显示器七段数字显示器就是将7个发光二极管(加小数点为8个)按一定的方式排列起来，a 、b 、c 、d 、e 、f 、g (小数点DP)各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字，如图7.15所示。

ab c d ef g DPe d COM c DPg f COM a b(a) 数码管外形 (b) 段组合图图7.15 七段数字显示器及发光段组合图 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种，如图7.16所示。

COM COM a b c d e f g DPa b c d e f g DP(a) 共阳极接法 (b) 共阴极接法图7.16半导体数字显示器的内部接法半导体显示器的优点是工作电压较低(1.5～3V)、体积小、寿命长、亮度高、响应速度快、工作可靠性高，缺点是工作电流大，每个字段的工作电流为10mA 左右。

二、集成七段显示译码器CD4511集成七段显示译码器CD4511为双列直插16脚封装，它将 BCD 标准代码变换成驱动七段数码管所需的信号。

CD4511的外形如图7.17所示。

B C LT BI LE D A U SSU DD Y f Y g Y a Y b Y c Y d Y e CD4511图7.17 集成七段显示译码器CD4511其中四线A～D为BCD码输入端，高电平有效。

A为低位输入端，D为高位端。

七段Y a～Y g输出高电平以驱动共阴极数码管发光并显示特定的符号，如阿拉伯数字0～9，集成七段显示译码器的输出，由表7.6可知，也是一种多位二进制代码，但该种代码除了用于显示之外，与显示字符的数值大小、特性等无任何关联，也称之为字段码。

LE为锁存控制端，高电平时能够锁存输入的BCD码。

LT为灯测试反相控制端，BI为消隐反相控制端。

其逻辑功能见表7.6。

表7.6 七段显示译码器CD4511功能表三、数码管显示电路数显电容计显示部分的显示器件采用了3位共阴极数码管，可以显示从000～999的数值。

7段数码管驱动电路芯片
驱动7段数码管的电路通常使用集成电路芯片来实现。

其中比较常见的芯片包括7447、7448、4511等。

这些芯片能够有效地控制7段数码管的显示，简化了数字显示电路的设计和实现。

首先，我们来看一下7447芯片。

这是一种BCD-7段数码管译码器，能够将BCD码转换为7段数码管的控制信号。

它可以直接驱动共阳极的数码管，通过输入BCD码，输出对应的控制信号，从而实现数字的显示。

除了7447之外，还有7448芯片，它与7447类似，也是BCD-7段数码管译码器，但输出极性与7447相反，可以直接驱动共阴极的数码管。

另外，4511芯片是一种BCD-7段数码管译码驱动器，它可以直接将BCD码转换为7段数码管的控制信号，并且具有存储器功能，能够存储上一次的输入状态，适合用于静态显示。

这些芯片通常需要外部电路的支持，例如输入BCD码的开关电路、时钟信号的产生电路等。

在使用这些芯片的时候，需要注意输
入端的电平和输入信号的稳定性，以确保数字显示的准确性和稳定性。

另外，还有一些基于微控制器或FPGA的数字驱动方案，它们能够更加灵活地实现数字显示，但相对而言也更加复杂。

总的来说，选择合适的驱动芯片取决于具体的应用需求和设计考虑。

七段译码器设计一、实验目的1、掌握7段数码管的使用方法，学习数字编码的规则；2、进一步熟悉VerilogHDL语言设计方法。

二、硬件、软件要求计算机、DE2-70开发板、Quartus II软件、电源适配器、下载电缆。

三、实验内容及实验原理（一）实验原理：7段数码管的实物图和笔段名称如图1-2.27所示：图1-2.27段数码管实物及笔段名称图七段译码器的作用就是实现8421BCD码到七段码的转换。

对应于共阴(阳)数码管，其真值表如表1-2.2所示：表1-2.2七段译码器真值表输入BCD码对应显示数字dp g f e d c b a（括号内为共阳编码）0000000111111(11000000)0001100000110(11111001)0010201011011(10100100)0011301001111(10110000)0100401100110(10011001)0101501101101(10010010)0110601111101(10000010)0111700000111(11111000)1000801111111(10000000)1001901100111(10011000)（二）实验内容：1、根据真值表，采用Verilog HDL语言自行设计七段译码器。

2、设计完成后，下载至开发板上实现。

（三）实验要求：1、采用Verilog HDL语言设计方法完成七段译码器设计，写出Verilog程序；2、对程序进行功能仿真，仿真无误后进行管脚分配（输入8421BCD码：SW0-SW3，输出七段码：HEX0_D[0]-HEX0_D[6]），编译后将编程文件下载到DE2-70开发板，进行功能验证，并观察实验结果。

程序设计如下：module decoder7(data_in,data_out);input[3:0]data_in;output[7:0]data_out;reg[7:0]data_out;always@(data_in)begincase(data_in)4'b0000:data_out=8'b01000000;4'b0001:data_out=8'b01111001;4'b0010:data_out=8'b00100100;4'b0011:data_out=8'b00110000;4'b0100:data_out=8'b00011001;4'b0101:data_out=8'b00010010;4'b0110:data_out=8'b00000011;4'b0111:data_out=8'b01111000;4'b1000:data_out=8'b00000000;4'b1001:data_out=8'b00011000;default:data_out=8'b01111111;endcaseend endmodule。