BCD-7段数码管显示译码器电路设计

格式：ppt
大小：252.50 KB
文档页数：34

下载文档原格式

七段数码管显示数字电路

七段数码管显示数字电路学习 2008—11—02 15：15:18 阅读2837 评论0 字号：大中小CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器,特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流.可直接驱动LED显示器.CD4511 是一片 CMOS BCD-锁存/7 段译码/驱动器，引脚排列如图 2 所示。

其中a b c d 为 BCD 码输入，a为最低位。

LT为灯测试端,加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。

BI为消隐功能端，低电平时使所有笔段均消隐,正常显示时， B1端应加高电平.另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9（1001)时，显示字形也自行消隐。

LE是锁存控制端,高电平时锁存,低电平时传输数据。

a～g是 7 段输出，可驱动共阴LED数码管。

另外,CD4511显示数“6”时,a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观图3是 CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只 CD4511 和 LED 数码管即可。

所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。

限流电阻要根据电源电压来选取,电源电压5V时可使用300Ω的限流电阻。

用CD4511实现LED与单片机的并行接口方法如下图： (略)CD4511 引脚图其功能介绍如下：BI：4脚是消隐输入控制端,当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐)状态，不显示数字.LT：3脚是测试输入端，当BI=1,LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8"。

它主要用来检测数码管是否损坏。

LE:锁定控制端，当LE=0时，允许译码输出. LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

CD4511(BCD码七段码译码器)

表 3-2 CD 4511 的真值表
8421 BCD 码对应的显示见下图
：
选用共阴极数码管，对于 CD4511 ，它与数码管的基本连接方式如下图：
J=
=（C+B）D+BI
如不考虑消隐 BI 项，便得 J=（B+C）D 据上式，当输入 BCD 代码从 1010---1111 时，J 端都为“1”电平，从而使显示器中
的字形消隐。
输出输入 LE BI LI D C B A a b c d e f g 显示 X X 0 XXXX1111111 8 X 0 1 X X XX 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1111110 0 0 1 1 0 0 0 1 0110000 1 0 1 1 0 0 1 0 1101101 2 0 1 1 0 0 1 1 1111001 3 0 1 1 0 1 0 0 0110011 4 0 1 1 0 1 0 1 1011011 5 0 1 1 0 1 1 0 0011111 6 0 1 1 0 1 1 1 1110000 7 0 1 1 1 0 0 0 1111111 8 0 1 1 1 0 0 1 1110011 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 1 0 0 0 0 0 0 消隐 1 1 1 X X XX 锁存锁存
a、b、c、d、e、f、g：为译码输出端，输出为高电平 1 有效。 CD4511 的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可

7段显示译码器 eda

实验名称7段数码显示译码器设计●实验目的学习7段数码显示译码器设计；学习VHDL的CASE语句应用及多层次设计方法。

●实验原理7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD译码器，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

如下程序作为7段译码器，输出信号LED7S的7位分别接下图数码管的7个段，高位在左，低位在右。

例：当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发光，于是数码管显示“5”。

实验原理图●实验内容及步骤一、实验内容1在Quartus II上对下面的程序进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。

1、程序文本LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN "0000"=> LED7S <="0111111";WHEN "0001"=> LED7S <="0000110";WHEN "0010"=> LED7S <="1011011";WHEN "0011"=> LED7S <="1001111";WHEN "0100"=> LED7S <="1100110";WHEN "0101"=> LED7S <="1101101";WHEN "0110"=> LED7S <="1111101";WHEN "0111"=> LED7S <="0000111";WHEN "1000"=> LED7S <="1111111";WHEN "1001"=> LED7S <="1101111";WHEN "1010"=> LED7S <="1110111";WHEN "1011"=> LED7S <="1111100";WHEN "1100"=> LED7S <="0111001";WHEN "1101"=> LED7S <="1011110";WHEN "1110"=> LED7S <="1111001";WHEN "1111"=> LED7S <="1110001";WHEN OTHERS=> NULL;END CASE;END PROCESS;END;2、仿真波形二、实验内容2引脚锁定及硬件测试。

BCD7段译码器

关键词：LED数码管，BCD码，EDA技术
1 引言
20世纪末，数字电子技术得到了飞速发展，有力地推动和促进了社会生产力的发展和社会信息化的提高，数字电子技术的应用已经渗透到人类生活的各个方面。从计算机到手机，从数字电话到数字电视，从家用电器到军用设备，从工业自动化到航天技术，都尽可能采用了数字电子技术。
原理图描述的7段显示译码器的工作波形七段显示译码器的原理图描述显示的字形沈阳工程学院课程设计通过对bcd码显示译码器的设计我进一步了解到eda工具在我们现实生活中的作用是不可能被替代的而且在数字逻辑系统中74系列或4000系列芯片构成电路只适合简单的应用它们已不能满足人们对高科技技术的要求因此我们要更好的学习eda工具以便提高自身的实践能力与专业知识的应用能力争取更快的与社会实际和社会需要接轨
备注
1
12.30－12.31
选题，搜集资料，熟悉设计环境
2
01.02－01.06
调试程序
3
01.07-01.08
仿真程序
4
01.09-01.10
完成课程设计说明书(论文)、进行答辩
沈阳工程学院
EDA课程设计成绩评定表
系（部）：自动化学院班级：学生姓名：
指导教师评审意见
评价
内容
MAX+PLUSII 具有的强大功能极大地减轻了设计者的负担，使设计者可以快速完成所需的设计，使用该软件，用户从开始设计逻辑电路到完成器件下载编程一般只需要数小时时间，其中设计的编译时间往往仅需数分钟。用于可在一个工作日内完成实现设计项目的多次修改，直至最终设计定型。 MAX+PLUS II 开发系统众多突出的特点，使它深受广大用户的青睐。
半导体数码管（或称LED数码管）是常用的显示器件，其基本单元是发光PN结，目前较多采用磷砷化镓做成的PN结，封装成为发光二极管，如图1（a）所示。当外加正向电压时，就能发出清晰的光线。发光二极管的工作电压为1.5～3V，由于工作电流为几毫安到十几毫安比较小，故实际电路应串接适当的限流电阻。

试验四 7段数码显示译码器的设计

实验四七段数码显示译码器设计（一）[实验目的]1、用QuartusII完成基本组合电路的设计；2、学习7段数码显示译码器设计；3、学习VHDL的CASE语句应用及多层次设计方法。

*[实验仪器]PC机、EDA实验箱一台Quartus II 6.0软件[实验内容](1) 实验内容1：说明例6-1中各语句的含义，以及该例的整体功能。

在QuartusII上对该例进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。

提示：用输入总线的方式给出输入信号仿真数据，仿真波形示如图3-1所示。

(2) 实验内容2：引脚锁定及硬件测试。

建议选GW48系统的实验电路模式6，用数码8显示译码输出(PIO46-PIO40)，键8、键7、键6和键5四位控制输入，硬件验证译码器的工作性能。

(3) 实验内容3：按图3-3的方式连接成顶层设计电路（用VHDL表述），图中的CNT4B是一个4位二进制加法计数器；模块DECL7S即为例6-1实体元件，重复以上实验过程。

注意图6-3的tmp是4位总线，led是7位总线。

对于引脚锁定和实验，建议选电路模式6，用数码8显示译码输出，用键3作为时钟输入(每按2次键为1个时钟脉冲)，或直接接时钟信号clock0。

要求：1.2个数码管进行显示，并且都采用不带译码器进行显示；2．1个数码管显示当前计数器的值；3..另外1个数码管当前1个数码管显示1,3,5的时候，分别显示L,三，A.,其它情况下显示0.[实验原理]7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

例6-18作为7段译码器，输出信号LED7S的7位分别接如图6-2数码管的7个段，高位在左，低位在右。

例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。

7段数码显示译码器设计

7段数码显示译码器设计数码显示译码器是一种可以将二进制代码转换为数码形式输出的电子装置。

它是数字电路中常见且重要的组成部分，用于将二进制数据转换为人们可以直接阅读和理解的数码显示。

本文将介绍一个基于74LS47芯片的7段数码显示译码器的设计。

一、设计目标设计一个能够接受4位二进制代码输入，并将其转换为对应的七段数码形式输出的译码器电路。

二、74LS47芯片介绍74LS47是一种四位BCD-7段数码译码器/驱动器芯片，它能够将4位BCD代码转换为对应的七段数码输出。

该芯片具有以下特点：1.输入：4位BCD代码（A，B，C和D）2.输出：共阳极（共阳）显示器的七个引脚（a，b，c，d，e，f和g）3.功能：将BCD代码转换为七段数码形式输出，用于显示三、电路设计1.将74LS47芯片的引脚连接至7段数码显示器的a，b，c，d，e，f和g引脚。

这些引脚负责控制七段数码的每个段。

2.A，B，C和D引脚接收4位二进制代码输入。

3. 第一个74LS47芯片的Vcc引脚连接到正电源，GND引脚连接到地。

4. 还需将每个74LS47芯片的GA和GB引脚连接在一起，形成一个输入信号的链。

GA和GB引脚连接到Vcc电源端。

5.在接有显示器的七段段引脚（a，b，c，d，e，f，g）和段选择（a-g`）之间插入电阻。

这些电阻可用于限流，避免过高电流对显示器和芯片造成损坏。

6.确保芯片和显示器之间的信号传输有效，没有短路或脱离接地。

四、工作原理1.输入：通过A、B、C和D四个引脚接收4位BCD代码，一共有16个可能的输入组合。

2.输出：将四位BCD代码转换为相应的七段数码输出，用于显示。

例如，输入“0000”将转换为“0”的数码形式。

3.七段显示器共阳极（共阳）：对于共阳极的显示器，七个段引脚（a，b，c，d，e，f和g）的高电平将被激活，且通过公共引脚控制显示的数码部分。

4.区分位和段：每个数码位由七个段组成，通过该段的点亮和熄灭来表示所需显示的数字。

(完整word版)7段数码显示译码器设计

广州大学学生实验报告实验室：电子信息楼 317EDA 2017 年10 月 16 日一实验目的a) 学习7段数码显示译码器设计；学习VHDL 的多层次设计方法二实验原理a) 如图是共阴极数码管。

b) 七段数码管是纯组合电路，通常小规模专用IC ，如74或4000系列的器件只能做十进制BCD 译码。

然而.数字系统中的数据都是2vhdl 译码程序在FPGA 中来实现，4位码为A[3:0]，输出控制77位数据为LED7S[6:0]。

输出信号LED7S 的7位7个端，高位在左，低位在右。

例如当LED7S ”时，数码管的7个段g,f,e,d,c,b,a 分别接1，5,如果要考虑小dp ，这里不考虑小数点。

三实验设备a)FPGA实验箱，Cyclone III EP3C40Q24C08四实验内容和结果a)10进制译码器VHDL代码设计根据实验原理，输入7段数码管译码程序，如图所示：b)波形仿真显然，仿真结果和共阴数码管真值表结果相同，说明设计是正确的，能实现正常10进制译码c)引脚锁定和硬件验证如图所示：实验电路模式6，用数码8显示译码输出（PIO46-PIO40），键8/7/6/5四位控制输入硬件验证的结果也和仿真的结果一致，通过按键控制4位输入控制10进制数字，从数码管读出译码值。

发现电路是可行的，说明设计没有错误。

d)16进制译码器VHDL设计i.根据实验原理，输入7段数码管译码程序，如图所示，红色方框为添加了的程序代码，将10进制延伸到16进制，新增加了6个数据点。

ii.波形仿真，可以看到，输出可以对16个数据进行译码输出，遂可以知道该VHDL程序能实现16进制的译码，译码输出可以接数码管。

iii.引脚锁定和硬件仿真实验电路模式6，用数码8显示译码输出（PIO46-PIO40），键8/7/6/5四位控制输入硬件验证的结果也和仿真的结果一致，通过按键控制4位输入控制16进制数字，从数码管读出译码值。

(整理)七段显示译码器电路设计.

题目：七段显示译码器电路设计专业：生产过程自动化专业班级：生产过程0901 姓名：学号：指导老师：杨旭目录第一节绪论……………………………………………………………………………..1.1本设计的任务和主要内容………………………………………………………………..1.2基本工作原理及原理框图………………………………………………………………...第二节硬件电路的设计…………………………………………………………………2.1BCD译码器选择与设计…………………………………………………………………….2.2LED显示器的设计……………………………………………………………………………2.3总的设计……………………………………………………………………………………第四节设计总结…………………………………………………………………………第一节绪论本课程设计的七段译码器主要以BCD译码器或LED显示器为主要部件，应用集成门电路组成的一个具有译码和显示的装置。

其中BCD 译码器采用8421BCD译码器，即----七段显示译码器（74LS48）型。

LED显示器是由发光二极管组成的，LED显示器分共阴极和共阳极两种型号，共阴极LED显示器的发光二级管阴极接地，共阳极LED显示器的发光二极管阳极并联。

最后把BCD译码器或LED显示器组成了的装置就具有了显示和译码的功能。

此七段译码器也就成功了。

1.1设计的任务和本主要内容1）运用LED显示器或BCD译码器实现一定的功能2）写出详细的实验报告1.2基本工作原理及原理框图基本工作原理及原理框图如下：第二节硬件的设计BCD译码器选择与设计发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。

分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。

外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。

译码器应用设计实验报告

译码器应用设计实验报告引言译码器（Decoder）是数字电路中常用的逻辑电路之一，它实现了将输入数字码转换成输出端口的控制信号。

译码器被广泛应用于数字系统中，如计算机、通信、测控等领域。

通常情况下，译码器基于真值表或卡诺图设计，可以根据输入的不同编码方式，输出相应的解码结果。

本实验主要介绍译码器的应用设计。

通过实验，我们将学会如何使用译码器来实现数字系统的控制和数据处理任务。

本实验所涉及的译码器有BCD-7段译码器、数值译码器、时序译码器以及存储器译码器等。

实验器材1. 逻辑计算器2. 示波器3. 数字电路实验箱4. 5V直流电源5. 译码器（BCD-7段译码器、数值译码器、时序译码器和存储器译码器）6. LED数码管实验原理1. BCD-7段译码器BCD-7段译码器是将4位BCD码转换成7段数码管显示的译码器。

8个BCD码，分别对应着数字0~9和字母A~F，输出接到控制7个LED数码管的段选端口和1个公共阴极的位选端口。

2. 数值译码器数值译码器是将4位二进制数转换成BCD码的译码器。

通过数值译码器，可以将数字的二进制编码转换成BCD编码，从而实现数字的BCD码显示。

译码器输出接LED数码管的输入端口。

时序译码器是根据不同状态的时序信号，将输入的二进制数码转换成对应的控制信号的译码器。

将时序信号和数码信号分别输入至译码器的两个输入端口，译码器将输出对应的动作信号。

常用于时序控制电路的设计中。

4. 存储器译码器存储器译码器是将存储芯片中的地址码转换成控制芯片的输入信号的译码器。

存储芯片中的地址码分别对应着芯片的不同存储单元，译码器将地址码转换成控制信号，使控制芯片可以正确访问存储芯片中的数据。

实验设计实验步骤：（1）将BCD码8个输入引脚分别接到译码器的8个输入端口上。

（4）将5V直流电源连接到译码器和LED数码管上。

实验结果：输入BCD码0000~1111时，LED数码管正确显示相应的数字0~9和字母A~F。

EDA技术_项目5_BCD-7段显示译码器

仿真波形如下图所示
学习子领域2:数字电路的EDA设计
项目（学习情境）5
BCD-7段数码管显示译码器电路设计
任务要求
• 请根据要求在EDA实验箱上设计BCD-7 段数码管显示译码器电路，要求： • ⑴使用EDA实验箱上开关设置模块的K4、 K3、K2、K1开关作为BCD码输入； • ⑵使用EDA实验箱上键盘显示模块中最右边一位的数码管显示输入的BCD码编码数值； • ⑶进行功能仿真。
共阴极BCD-7段数码管显示译码器的真值表
输入端输出端说明
D3
0
D2
0
D1
0
D0
0
LED6 （a）
1
LED5 (b)
1
LED4 (c)
1
LED3 (d)
1
LED2 (e)
1
LED1 (f)
1
LED0 (g)
0
数码
0
0
0 0 0 0 0 0 1 1 1
0
0 0 1 1 1 1 0 0 0
0
1 1 0 0 1 1 0 0 1
1
1 1 1 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
0
0 0 0 0
0
0 0 0 0
0
0 0 0 0
0
0 0 0 0
0
0 0 0 0
0
0 0 0 0
0
0 0 0 0 无效
BCD-7段数码管显示译码器电路的引脚功能图
任务2：编写BCD-7段数码管显示译码器电路的VHDL程序
1.已学的when-else语句、withselect两种语句能否完成BCD-7段数码管显示译码器电路的设计？

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

case 表达式 is when 分支条件 => 顺序处理语句； when 分支条件 => 顺序处理语句；
┇
when 分支条件 => 顺序处理语句； end case；
以上语句等效为： process(indicator, sig)
variable temp : std_logic ; begin
temp := ‘0’ ; temp :=temp xor (sig(0) and indicator(0)); temp :=temp xor (sig(1) and indicator(1)); temp :=temp xor (sig(2) and indicator(2)); temp :=temp xor (sig(3) and indicator(3)); output <= temp ; end process ;
a <= b ; b <= a ; end process ; end rtl ; -- 结果是 a 和 b 的值互换
变量赋值： architecture rtl of var is begin process vபைடு நூலகம்riable a,b:std_logic; -- 定义变量 begin a := b ; b := a ; end process ; end rtl; -- 结果是a和b的值都等于b的初值
例：变量赋值实现循环语句功能
process(indicator, sig) variable temp : std_logic;
begin temp := ‘0’ ; for i in 0 to 3 loop
temp:=temp xor (sig(i) and indicator(i));
end loop ; output <= temp; end process;
Combinational Process
component
ports
硬件执行：并行执行（VHDL本质）仿真执行：顺序执行、并行执行分为两大类：顺序（Sequential）描述语句
并行（Concurrent）描述语句
顺序描述语句：执行顺序与书写顺序一致，与传统软件设计
语言的特点相似。顺序语句只能用在进程与子程序中。
process(…) begin
a <= c; ...
end process;
end ex;
例：信号赋值与变量赋值的比较
信号赋值： architecture rtl of sig is signal a,b : std_logic; -- 定义信号 begin
process(a, b) begin
┇
label2: PROCESS {VARIABLE Declarations}
4）赋值行为的不同：信号赋值延迟更新数值、时序电路；变量赋值立即更新数值、组合电路。
5）信号的多次赋值 a. 一个进程：最后一次赋值有效 b. 多个进程：多源驱动线与、线或、三态
例：信号的多次赋值
architecture rtl of ex is signal a : std_logic;
begin process(…) begin a <= b; … a <= c; end process;
end rtl;
architecture rtl of ex is signal a : std_logic;
begin process(…) begin a <= b; … end process;
❖ ⑵能在EDA实验系统上进行硬件验证测试。
本项目涉及的VHDL语法
❖ VHDL顺序语句（CASE) ❖ 变量与信号的区别 ❖ VHDL并行语句（PROCESS)
VHDL顺序语句（Sequential）
ports
ENTITY
ARCHITECTURE
Process
Process
Sequential Process
一、项目资讯
1、BCD-7段数码管显示译码器电路的工作原理。
2、基于FPGA与VHDL的数字电路与数字系统设计方法与工作流程。
3、WITH-SELECT 语句与WHEN-ELSE语句及其应用。
4、进程语句、CASE语句、IF语句及其应用。
二、项目计划
❖ ⑴能在Max+PlusII软件平台上调试BCD-7段显示译码电路VHDL程序，并进行功能仿真；
可描述组合逻辑、时序逻辑。
常用的顺序描述语句：
赋值语句； if语句；case语句；loop语句； next语句；exit语句；子程序；return语句； wait语句；null语句。
1、变量赋值与信号赋值
变量与信号的差异：
1）赋值方式的不同：变量：= 表达式；信号 < = 表达式；
2）硬件实现的功能不同：信号代表电路单元、功能模块间的互联，
代表实际的硬件连线；变量代表电路单元内部的操作，代表暂
存的临时数据。
3）有效范围的不同：信号：程序包、实体、结构体；全局量。变量：进程、子程序；局部量。
ARCHITECTURE
{SIGNAL Declarations} label1: PROCESS {VARIABLE Declarations}
如改为信号，则无法实现原功能：
…… signal temp : std_logic;
…… process(indicator, sig, temp) begin
temp<= ‘0’ ; temp<=temp xor (sig(0) and indicator(0)); temp<=temp xor (sig(1) and indicator(1)); temp<=temp xor (sig(2) and indicator(2)); temp<=temp xor (sig(3) and indicator(3)); output <= temp ; end process ;
转向控制语句
转向控制语句通过条件控制开关决定是否执行一条或几条语句，或重得执行一条或几条语句，或跳过一条或几条语句。
分为五种： if 语句、case 语句、 loop 语句、next 语句、 exit 语句
case 语句
case 语句常用来描述总线或编码、译码行为。可读性比if 语句强。
格式如下：