数字锁相式频率合成器_实验报告

频率合成器实验十一锁相一、实验目的1．了解接收机一本振及发射机振荡源——锁相频率合成器原理。

2．了解锁相调频原理。

3．了解锁相频率合成器性能指标。

二、实验内容1．测量发射机锁相频率合成器输出频率与计算值比较，熟悉锁相频率合成原理及输出频率及频道间隔的计算。

2．测量发射机锁相频率合成作为锁相调频器的调制频率特性，熟悉锁相调频原理。

3．观察锁相频合频道切换捕捉过程，了解环路捕捉过程机理。

三、基本原理1．锁相频率合成器原理及电路移动通信系统必须配置多个无线频道，允许多个用户同时通话，这样系统才能容纳大量用户。

因而移动通信系统中的收发信机工作频率（对应于接收机一本振及发射机的主振频率）必须能在系统配置的多个频率间切换。

这些众多频率点的产生通常用频率合成技术来实现。

当前应用最广的是锁相频率合成器（简称锁相频合或PLL频合），常用的单环锁相频合方框图见图11.1。

图11.1 常用的单环锁相频率合成器方框图图中，PD为鉴相器；LF为环路滤波器；VCO为压控振荡器，其振荡频率fv受控制电压u c的控制而改变，一般有f V=f0+K0·u c(11-1) 式中，f0为VCO的固有振荡频率，K0为压控灵敏度(单位Hz/V或rad／S·V)；÷N为程序分频器，其分频比由CPU程序设置可变；÷R为参考分频器，将稳定的晶体振荡器频率f R分频得到环路的参考频率f r（一般为5KHz、6.25KHz、12.5KHz或25KHz等）。

环路锁定时，PD的两个输入信号相差为0或固定值，则频差为0，即f r=f f=f v/N故f v=N·f r(11-2) 由式(11-2)可见，由CPU程序改变N的取值就改变了环路的输出频率，且所有频率都与晶振频率具有相同的准确度与稳定度。

由式(11-2)还可见，频道间隔△f最小可以等于f r，其实际值由系统要求决定。

一般模拟调频通信系统频道间隔△f =25KHz，若锁相频合的f r=5KHz，则N变化步长△N=5。

课程设计实验报告课程名称：电子系统设计题目名称：数字锁相频率合成器学生学院：信息工程学院专业班级：学号：学生姓名：指导教师：2014年 05 月31 日一、课程任务1、根据锁相环原理，确定电路形式，画出电路图；2、计算电路元件参数，正确选取元器件，利用Proteus软件进行仿真；3、画出原理图、PCB图；4、制作电路板，组装、焊接电路；5、调试、测试电路功能，撰写课程设计报告。

二、课程目的1、能够在设计中综合运用所学知识解决实际问题。

3、初步掌握工程设计的一般方法，具备一定的工程设计能力。

4．培养独立思考和独立解决问题的能力，培养科学精神和严谨的工作作风。

三、实验原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。

用锁相环迫使压控振荡器 (VCO)的频率锁定在高稳定的参考频率上，从而获得多个稳定频率,故又称锁相式频率合成。

数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。

压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。

当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上，改变可变分频器的分频比，便可改变频率合成器的输出频率。

四、设计指标1利用锁相环设计的频率合成器：2要求：输入频率fi=100 Hz；3输出频率fO=100Hz～99.9 KHz；4倍频系数:N=1～999五、实验测试要求1．测VCO曲线，即压控振荡器曲线；2．测VCO中心频率f0；3．求VCO增益：K=Δf/ΔV；4．测锁相环锁定范围：fL～fH；5．求频率合成器的阶数。

六、Protues仿真七、模块电路图（1）CD4046锁相环模块(2)分频器模块（3）555波形发生模块（4）电源及电路保护模块八、设计过程（1）系统框架（2）振荡源设计555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。

频率合成实验（虚拟实验）
姓名：张小凡 学号：04010888
（一） 锁相环频率合成器
此时环路的锁定时间约为9微秒，前置分频比为3，环路分频比为10
，示波器1‐6波形 分析：（将 synSen 的初始值为3e6与 5e6与初始情况作比较）
3e6时，控制电压稳定时幅度更大，稳定性略差，环路锁定时间较短；
5e6时，控制电压稳定时幅度较小，稳定性好，环路锁定时间较长；
（二）小数频率合成器
可以看出该锁相环采用的是异或门鉴相器，其鉴相器输出信号是输入信号和反馈信号的异或，并且这是一个平均分频比为10.3的小数分频频率合成器，一个循环周期内的分频次数为10，其中必须进行7次10分频，还有3次11分频。

目录摘要 (2)1、引言 (2)2、设计任务及要求 (2)2.1 设计任务 (2)2.2 设计要求 (2)3、频率合成的基本原理框图 (2)4、硬件系统的设计 (3)4.1 原理图 (3)4.2 74HC4046 (3)4.2.1 74HC4046引脚功能介绍 (3)4.2.2 74HC4046内部电路原理图 (4)4.2.3 74HC4046典型应用 (5)4.3 CD4522引脚功能介绍 (5)4.4 CD4518引脚功能介绍 (6)4.5 1602LCD的基本参数及引脚功能 (7)5、软件系统的设计 (8)5.1 流程图 (8)5.2 程序代码 (10)6、实训小结 (16)参考文献 (17)基于单片机控制的频率合成器摘要给出一种以单片集成PLL 芯片74HC4046为核心， 并通过AT89C51 单片机对74HC4046进行控制来实现锁相频率合成器的设计方法。

文中在介绍了74HC4046芯片的内部功能结构的基础上， 探讨了锁相频率合成器的基本原理和工作特性； 给出了基于74HC4046的锁相频率合成器的硬件电路结构和软件程序设计方法。

该设计经仿真测试证明， 锁相效果良好， 结构精简， 性能可靠。

关键词： 74HC4046； AT89C51； 频率合成器1、引言在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域， 都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。

这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好， 但其频率单一， 或只能在极小的范围内进行微调。

因此， 本文提出了一种基于单片机AT89C51控制的利用锁相技术以频率合成器芯片74HC4046为核心，来实现锁相频率合成器的设计方案。

2、设计任务及要求2.1 设计任务设计一个基于单片机控制的频率合成器 2.2 设计要求1.输入信号为1KHz 的方波信号。

2.合成的频率范围为1KHz~999KHz 。

S波段数字锁相频率合成器设计的开题报告一、选题背景随着电子技术的发展和应用，数字锁相技术在现代通讯、雷达和测量中发挥着重要作用。

数字锁相频率合成器是数字锁相技术的一种应用。

它通过数字化技术实现频率合成，可以宽频锁相，具有较高的精度和稳定性。

S波段是用于地球遥感、卫星通信等领域的一种微波频段，频带范围在2-4 GHz，设计S波段数字锁相频率合成器能够满足S波段高精度频率合成的需求。

二、选题意义数字锁相频率合成器是目前频率合成技术的主要趋势，它具有体积小、重量轻、功耗低、频率合成精度高等优点。

随着高速数字信号处理器和高精度数字模拟转换器的出现，数字锁相频率合成器的性能得到了进一步提高。

在S波段，数字锁相频率合成器能够广泛应用于卫星通信、雷达测量、GPS导航等领域，能够提高通信和测量的精度和可靠性。

三、研究内容本文将针对S波段数字锁相频率合成器的设计进行研究，研究内容包括：1. S波段数字锁相频率合成器的原理和工作方式。

2. 数字锁相环（DDS）的基本原理及其在数字锁相频率合成器中的应用。

3. 设计数字锁相频率合成器的数字滤波器，用于消除锁相环中产生的杂散信号。

4. 设计数字控制振荡器（DCO），用于频率控制和频率合成。

5. 通过仿真和实验验证数字锁相频率合成器的性能和稳定性。

四、研究方法本文采用基于数字信号处理的方法进行研究，具体包括：1. 利用Matlab等仿真软件进行数字信号处理和模拟电路设计。

2. 使用Cadence等EDA软件进行电路模拟和电路验证。

3. 利用实验仪器进行数字频率合成器的性能测试。

五、预期成果通过本文的研究，预期达到以下成果：1. 设计出一款性能优良、稳定可靠的S波段数字锁相频率合成器。

2. 实现数字锁相环、数字滤波器和数字控制振荡器等关键电路的设计和实现。

3. 通过实验验证数字锁相频率合成器的性能和稳定性。

4. 对数字锁相频率合成器的工作原理和设计方法进行讨论和探索。

六、参考文献[1] Swei S. S., Lin H. H., Cheng C. M. A practical high-resolution digital frequency synthesizer [J]. IEEE Transactions on Circuits and Systems, 1988, 35(5): 629-634.[2] Chen X. H., Liu W. C. Design of a low phase noise microwave generator based on DDS [J]. International Journal of Electronics, 2012, 99(11): 1563-1573.[3] Wu F., Fan J., Pan Y., et al. A high resolution multi-IC GHz frequency synthesizer based on DDS [J]. Proceedings of 2012 IEEE International Symposium on Radio-Frequency Integration Technology, 2012: 67-70.。

*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。

2. 加深对基本锁相环工作原理的理解。

3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。

二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。

实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。

在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。

早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。

20世纪50年代出现了间接频率合成技术。

但在使用频段上，直到50年代中期仍局限于短波范围。

60年代中期，带有可变分频的数字锁相式频率合成器问世。

竭诚为您提供优质文档/双击可除简易频率合成器实验报告篇一：简易频率合成器图滨江学院课程报告课程院系电子工程专业班级电科（2）任课教师赵静姓名凌超简易频率合成器一、技术指标1、输出信号的频率范围：1khz-99khz2、步进频率：1Khz3、输出电平为方波二、设计原理总体设计原理的框图与描述1、cD4046锁相环电路设计(1)、锁相环基本组成锁相环主要由相位比较Ⅰ、Ⅱ、压控振荡器（Vco）、线性放大器、源跟随器、整形电路等部分构成。

(2)、鉴相器（pD）鉴相器主要由放大整形电路和相位比较器组成。

比较器Ⅰ采用异或门结构，当两个输人端信号ui、uo的电平状态相异时，输出端信号uΨ为高电平；反之，ui、uo电平状态相同时，uΨ输出为低电平。

当ui、uo的相位差Δφ在0°-180°范围内变化时，uΨ的脉冲宽度m亦随之改变，即占空比亦在改变。

对相位比较器Ⅰ，它要求ui、uo的占空比均为50%（即方波），这样才能使锁定范围为最大。

相位比较器Ⅱ对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

(3)、压控振荡器（Vco）cD4046锁相环采用的是Rc型压控振荡器，须外接电容c1和电阻R1作为充放电元件。

当pLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。

由于Vco是一个电流控制振荡器，对定时电容c1的充电电流与从9脚输入的控制电压成正比，使Vco的振荡频率亦正比于该控制电压。

当Vco控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。

Vco振荡频率的范围由R1、R2和c1决定。

由于它的充电和放电都由同一个电容c1完成，故它的输出波形是对称方波(4)、低通滤波器cD4046的滤波器是需要外接来完成的，使用Rc型滤波器，Rc时间常数要选择合适的。

简单锁相频率合成器设计报告组别：第二组姓名：武艳磊陆祖送许志强时间：2007年7月31日简单锁相频率合成器摘要：随着通讯，宇航，和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。

锁相频率合成器是利用锁相环的窄带跟踪特性，在石英晶体振荡器提供的基准频率源的作用下，产生一系列离散频率的仪器。

它主要有两个分频器CC4040,CC40103和一个锁相环路CD4046组成，首先有分频器R(CC4040)把基准频率源经R分频后送入签相器，而锁相环压控振荡器输出的频率经分频器N(CC40103)N分频后也送入签相器，然后由锁相环路输出需要的频率。

它的优点是系统结构简单，输出频率成分频谱纯度高，而且易于得到大量的离散频率，是一个较好频率转换系统。

关键词：锁相，签频，分频正文：一、系统设计方案一：直接式频率合成器，通过倍频器，分频器，混频器对信号进行加减乘除运算，得到各种所需频率。

直接式频率合成器的优点是转换时间短，并能产生任意小的频率增量，但是它也存在不可克服的缺点，用这种方法的频率范围将收到限制。

大量的倍频，混频等电路需要大量的滤波电路，使电路复杂化。

而且输出端的谐波，燥声和寄生频率难以抑制。

方案二：间接式频率合成器，主要是利用锁相环的频率跟踪特性来得到不同的频率，结构图框图如图1：它的优点是结构简单，输出频率成分频谱纯度高，而且容易得到大量的离散频率。

综上所述，为了更容易实现频率合成器的功能所以选择了方案二。

二、单元电路设计频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。

UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。

课程设计题目：锁相式数字频率合成器的设计已知技术参数和设计要求：一、锁相式数字频率合成器设计方框图12344321晶体振荡器分频器1/N分频器1/M相位比较器压控振荡器可编程置数低通滤波器f sf f RoPLLo f /N1KHz2KHz 4KHz二、锁相式数字频率合成器设计要求1、 要求设计出数字锁相式频率合成器的完整电路。

2、 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。

3、 要求1/M 分频器分别产生，1KH Z 、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R 。

4、 要求频率合成器输出的频率范围f 0分别为（0000~9999）×1KH Z 、（0000~9999）×2KH Z 、（0000~9999）×4KH Z ，并且设计出相对应的1/N 分频器(四位)。

5、锁相环型号：选择LM4046 、或CD4046。

石英晶体选择4.096MH Z 或8.192MH Z 等 ，其他集成电路及元器件根据设计要求自己选择。

6、 用Protel 99SE 或Protel DXP 画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N 分频器和1/M 分频器输出信号波形）、然后画出PCB 图。

7、 计算当F r =1KH Z 、2KH Z 、4KH Z 时1/M 分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f 0=？ （每个人计算f 0=？的要求见附录一电子表格）。

8、 主要参数测试：包括晶体振荡器输出频率；1/M 分频器输出频率；1/N 可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。

做出误差分析。

9、 编写出数字锁相式频率合成器的课程设计报告。

工作量：1、数字锁相式频率合成器的总体设计。

一、实验目的1. 了解频率合成的基本原理和结构。

2. 掌握频率合成器的使用方法和调试技巧。

3. 通过实验验证频率合成器的性能指标。

二、实验原理频率合成器是一种能够产生多个稳定频率信号的设备，广泛应用于通信、雷达、无线电等领域。

频率合成的基本原理是利用直接数字频率合成（DDS）技术，通过数字信号处理方法实现频率的生成和转换。

三、实验仪器1. 频率合成器2. 数字多用表（DMM）3. 示波器4. 信号发生器5. 连接线四、实验内容1. 频率合成器基本功能测试（1）观察频率合成器的面板，了解各个功能键和旋钮的作用。

（2）将频率合成器的输出端连接到数字多用表，测量输出频率。

（3）调整频率合成器的频率值，观察数字多用表的读数，验证频率合成器的输出频率。

2. 频率转换功能测试（1）将频率合成器的输出端连接到示波器，观察输出波形。

（2）调整频率合成器的频率值，观察示波器上的波形变化，验证频率转换功能。

3. 调制功能测试（1）将频率合成器的输出端连接到信号发生器，观察信号发生器的输出波形。

（2）调整频率合成器的频率值，观察信号发生器的输出波形变化，验证调制功能。

4. 调制解调功能测试（1）将频率合成器的输出端连接到信号发生器，观察信号发生器的输出波形。

（2）调整频率合成器的频率值，观察信号发生器的输出波形变化，验证调制解调功能。

五、实验结果与分析1. 频率合成器基本功能测试实验结果表明，频率合成器能够产生稳定的频率信号，输出频率与设置值一致。

2. 频率转换功能测试实验结果表明，频率合成器能够实现频率的转换，输出波形与输入波形一致。

3. 调制功能测试实验结果表明，频率合成器能够实现信号的调制，输出波形符合调制要求。

4. 调制解调功能测试实验结果表明，频率合成器能够实现信号的调制解调，输出波形符合调制解调要求。

六、实验结论通过本次实验，我们掌握了频率合成器的基本原理和使用方法，验证了频率合成器的性能指标。

频率合成器在实际应用中具有广泛的前景，为通信、雷达、无线电等领域提供了重要的技术支持。

锁相式数字频率合成器的设计实验报告解析实验四锁相式数字频率合成器的设计一． 实验目的1. 掌握锁相环及频率合成器原理。

2. 利用数字锁相环CD4046设计制作频率合成器。

3. 利用有源滤波器将CD4046输出方波。

二． 实验仪器1． DSO-2902示波器/逻辑分析仪一台 2． 模拟信号源一台 3． 锁相环电路板一个 4． 微机一台5． 微机专用直流电源一台 三． 实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。

即将某一基准频率经过锁相环（PLL ）的作用，产生需要的频率。

原理框图如图4-1所示。

图4-1 锁相环原理框图由图4-1可知，晶体振荡器的频率i f 经M 固定分频后得到步进参考频率REF f ，将REF f 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出d U 正比与两路输入信号是相位差，d U 经环路滤波器得到一个平均电压c U ，c U 控制压控振荡器（VCO ）频率0f 的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。

锁定后的频率为0//i REF f M f N f ==即()0/i REF f N M f N f ==⋅。

当预置分频数N 变化时，输出信号频率0f 随着发生变化。

锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。

2.CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。

鉴相器有两个共用输入端INPCA和INPCB，输入端INPCA既可以与大信号直接匹配，又可直接与小信号相接。

自偏置电路可在放大器的线性区调整小信号电压增益。

鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。

由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。

电子信息工程综合课程设计报告题目：锁相环频率合成器学院：信息工程学院专业： 11级电子信息工程学号： 2011550901姓名：倪洁指导教师：苏永新完成日期： 2014年11月26日目录摘要： (2)一、频率合成器简介 (3)二、锁相环频率合成器原理 (3)2.1 锁相环路设计基础 (3)2.1.1锁相环基本原理 (3)2.1.2 基本环路方程 (5)2.1.3 环路相位模型和基本方程 (8)2.1.4锁相环工作过程的定性分析 (9)2.1.5锁相环路的线性分析 (10)2.2频率合成器及其技术指标 (11)2.3锁相环频率合成器工作原理 (12)三、确定电路组成方案 (13)四、设计方法 (13)4.1、振荡源的设计 (13)4.2、N分频的设计 (14)4.3、1KHZ标准信号源设计（即M分频的设计） (16)五、锁相环参数设计 (16)六、仿真图如下 (17)七、焊接图 (17)八、调试步骤 (18)九、实验遇到问题及解决办法 (18)十、心得体会 (19)锁相环设计频率合成器摘要：现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。

晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。

但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。

锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。

其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。

直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。

本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。

第1篇一、实验目的1. 了解数字频率合成（DDS）的基本原理和实现方法；2. 掌握基于FPGA的DDS信号发生器的搭建与调试方法；3. 通过实验验证DDS信号发生器的性能，包括频率、相位、幅度等。

二、实验原理数字频率合成（Direct Digital Synthesis，简称DDS）是一种利用数字技术实现频率合成的技术。

它将数字信号处理与模拟信号合成相结合，具有频率转换速度快、频率分辨率高、输出信号质量好等优点。

本实验采用FPGA实现DDS信号发生器，主要原理如下：1. 波形存储器：存储预先计算好的正弦波、方波、三角波等波形数据；2. 频率控制字：通过调整频率控制字，改变输出信号的频率；3. 相位累加器：根据频率控制字，累加相位值，生成波形数据的地址；4. 波形选择器：根据用户选择，从波形存储器中读取相应的波形数据；5. DAC（数模转换器）：将数字波形数据转换为模拟信号。

三、实验设备1. FPGA开发板（如Xilinx、Altera等）；2. 数字信号发生器；3. 信号分析仪；4. 电源；5. 连接线。

四、实验步骤1. 波形存储器设计：根据所需的波形类型（正弦波、方波、三角波等），计算并存储相应波形的采样点数据；2. 频率控制字设计：根据所需的频率范围和步进值，设计频率控制字生成算法；3. 相位累加器设计：根据频率控制字，设计相位累加器，实现相位累加功能；4. 波形选择器设计：根据用户输入，选择相应的波形数据；5. DAC设计：将数字波形数据转换为模拟信号；6. 硬件搭建：将上述设计模块在FPGA开发板上进行搭建；7. 软件编程：编写控制程序，实现对DDS信号发生器的频率、相位、幅度等参数的调节；8. 测试与调试：使用数字信号发生器和信号分析仪，对DDS信号发生器的性能进行测试和调试。

五、实验结果与分析1. 频率测试：调整频率控制字，观察输出信号的频率是否满足要求；2. 相位测试：调整相位累加器，观察输出信号的相位是否满足要求；3. 幅度测试：调整DAC的输出幅度，观察输出信号的幅度是否满足要求；4. 波形测试：使用信号分析仪观察输出信号的波形，验证波形是否正确。

集成电路课程设计一-锁相环CD4046设计频率合成器学号：110800316 姓名：苏毅坚指导老师：罗国新2011年1月锁相环CD4046设计频率合成器实验目的：设计一个基于锁相环CD4046设计频率合成器范围是10k〜100K,步进为1K设计和制作步骤：确定电路形式，画出电路图。

计算电路元件参数并选取元件O组装焊接电路。

调试并测量电路性能。

确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N,从而就得到N倍参考频率的稳定输出。

晶体振荡器输出的信号频率n,经固定分频后（M分频）得到基准频率fi，，输入锁相环的相位比较器（PC）。

锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：n/M=fF=f2/N 故f2=N『l （Fl为基准频率）当N变化时，就可以得到一系列的输出频率f2o设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。

图中Rf使F1工作于线性放大区。

晶体的等效电感，Cl> C2构成谐振回路。

C1、C2可利用器件的分布电容不另接。

Fl、F2、F3 使用CD4049o（二）、N分频的设计N分频采用CD40103进行分频。

CD40103是BCD码8位分频器。

采用8位拨码开关控制分频大小。

输入的二进制大小即为分频器N分频。

图中RP1为1K排阻（三）、1KHZ标准信号源设计（即M分频的设计）根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518 （共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。

如下图所示：（四）4046锁相环的设计锁相环4046为主芯片。

电路图如下：500Hz信号从14脚输入。

3脚4脚接N分频电路，即40103分频电路。