下载文档原格式
数字锁相环的频率合成器设计摘要：近几年来，无线通讯获得飞速发展。
随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。
在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。
频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。
而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。
关键词：数字锁相环，分频，频率合成器一、选题的背景与意义随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。
数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的。
本文主要介绍了仿真技术的概念、特点、发展情况及其在控制系统的应用；分析了MATLAB/SIMULINK的功能及如何在MATLAB语言提供的仿真环境SIMULINK 下实行控制系统的仿真，并对数字锁相环进行仿真。
利用计算机对控制系统进行仿真与分析，是研究控制系统的重要手段；MATLAB软件、MCGS组态软件可成功地用于控制系统的仿真、分析及监控，在科研、生产和教学等领域具有广泛的应用前景和推广价值，从上面两方面看来，本课题数字锁相环技术的matlab/simulink仿真具有一定的研究价值。
二、研究内容与拟解决的主要问题本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。
掌握数字锁相环的工作原理，并用MATLAB语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
信息科学与技术学院通信原理课程设计课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199学院：信息科学与技术学院专业年级：电子信息工程2011级指导教师：钟福如讲师完成日期：二○一四年七月十日目录第0章引言 (2)第1章 (4)1.1 设计任务要求及方案论证 (4)1.1.1 任务要求 (4)1.1.2 锁相环频率合成的原理 (4)1.1.3锁相环频率的合成与应用(调制与解调) (6)1.1.4锁相环在调制中的应用 (7)1.1.5 锁相环在解调中的应用 (8)1.1.6 锁相环在频率合成电路中的应用 (9)1.2 仿真工具SYSTEMVIEW简介 (9)1.3 电路的设计与调试 (10)1.3.1 三环式锁相环频率合成电路 (10)第2章 (12)2.1 仿真的结果及分析 (12)第3章 (14)参考文献 (15)第0章引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
锁相环是构成频率合成器的核心部件。
主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。
锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。
锁相环路系统在各个领域都有很多的用途，发展将势不可挡。
锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
一种级联锁相环频率合成器的设计与实现随着信息科技的发展，频率合成技术变得越来越重要。
由于频率合成器不仅能够提供精确控制的信号，而且具有高灵敏度、高精度、高稳定性和可靠性等优越特性，在很多领域，尤其是语音和数据传输领域，频率合成器被广泛应用。
级联锁相环（Cascaded Phase-Locked Loop，CPL）技术是一种先进的频率合成技术，能够提高抑制失真的能力，降低合成器的时钟数量，改进合成器的频率设计和合成器的工作稳定性。
因此，研究一种基于CPL技术的频率合成器具有重要意义。
本文以一种基于CPL技术的频率合成技术为研究对象，主要包括三个部分：基本原理、技术设计和实验验证。
首先，介绍CPL技术及其基本原理，着重介绍锁相环结构、锁相技术和差分分频结构等技术要素，并结合实际应用场景分析其优点和缺点。
其次，讨论多级CPL 合成器的技术设计，指出本研究中采用的多级CPL结构，分析各部分的构建原理，给出各部分的参数设定及其实现方法，并阐明其和其他结构的不同。
最后，给出通过FPGA实现本研究基于CPL技术的合成器系统，并对其进行实验验证，从实验结果可以看出，相比于传统合成器，本研究的基于CPL技术的合成器系统，具有较高的频率精度和稳定性，在信息传输领域有着更高的应用价值。
从以上内容可以看出，基于CPL技术的频率合成器已经成为一种先进的合成技术，具有抑制失真、降低合成器时钟数量、改进合成器频率设计及工作稳定性等优越性能，它受到了电子行业及其他行业的高度重视。
未来，将结合实际应用不断优化之前的CPL技术，构建更
先进的CPL合成器，并将其运用于更广泛的领域，以满足用户不断变化的应用需求。
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
摘要频率合成器是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用。
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此锁相环频率合成已获得广泛的应用。
而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。
负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。
关键词：MC1648；锁相环；频率合成器AbstractThe frequency synthesizer with high accuracy and high stability of the standard frequency of one or a few as the reference frequency, which leads to multiple or large amount of output frequency, accuracy and stability of the output and the reference frequency is consistent. There are widely applied in communication, radar, measurement and control, instruments and other electronic systems. Frequency synthesizer has the direct frequency synthesizer, DDS and PLL frequency synthesizer in three basic models, the former two belongs to the open loop system, so there is short frequency conversion time, resolution is higher, and the PLL frequency synthesizer is a closed loop system, the frequency conversion time and resolution is not as good as the first two good, but it has the advantages of simple structure, low cost. And the output frequency accuracy inferior to the former two, thus PLL frequency synthesis has been widely applied. VCO is one of the essential components, the performance of quality around the whole loop. Negative resistance integrated LCVCO because of the high operating frequency, a good waveform, frequency stability, low phase noise, high performance and reliable, suitable for VHF and UHF VCO. Therefore the PLL frequency synthesis based on MC1648.Key words：MC1648；PLL Frequency ；Synthesizer毕业论文（设计）原创性声明本人所呈交的毕业论文（设计）是我在导师的指导下进行的研究工作及取得的研究成果。
