数电第四章 作业答案

第四章 组合逻辑电路 作业 参考答案【题4-1】 分析图示组合逻辑电路，列出真值表，写出输出Y 1、Y 2与输入的逻辑函数式，说明整个电路所实现的逻辑功能（不是单个输出与输入的关系，而是把2个输出与3个输入综合起来看）。

解：该电路的逻辑功能为全加器，Y 1是和，Y 2是进位。

【题4-2】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。

在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。

请填写真值表，写出逻辑表达式，并用一片74LS00（内含四个2输入端与非门）或一片74LS02（内含四个2输入端或非门）这2种方法实现此评判规定。

解：设评判员评判合格为“1”，反之为“0”； 考试通过，F 为“1”，反之为“0”。

根据题意，列真值表如下。

据此可得：ABC12ABCC B A C B A C B A AC BC AB C B A ABC Y +++=+++++=)()(1AC BC AB Y ++=2ACAB AC AB F =+=CB AC B A F ++=+=)(FB CA FB CA【题4-3】设计一个“4输入1输出”的组合逻辑电路，实现“五舍六入”的功能：即当输入的四位8421BCD 码不大于5时，输出0；否则输出1。

要求： (1) 画出卡诺图、化简逻辑函数；(2) 用1片CD4001（内含四个2输入端或非门）实现该逻辑功能（标出管脚号）。

【题4-4】设计一个代码转换电路，输入为3位二进制代码、输出为3位格雷码（见下表），要求从CD4011、CD4001、CD4030中选用1个最合适的芯片实现逻辑功能。

解：CDAB Y 00X X 0X 011001X XXCA B A C A B A BC A Y +++=++=+=))((FB CA21313546121101000111XABC00011011YABC0010111ZABCAX =BA B A B A Y ⊕=+=CB C B C B Z ⊕=+=B CAYZX【题4-5】用一片74HC138（3-8译码器）辅以“4输入与非门”实现“1位全减”。

第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。

CP=0时，不接收D 的数据；CP=1时，把数据锁存。

(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。

(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。

A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。

DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。

1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。

习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。

解:图(a):;;真值表如下表所示:其功能为一位比较器。

A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。

图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。

图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。

解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。

试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。

解:该电路得输入为,输出为。

真值表如下:由此可得:完成二进制至格雷码得转换。

完成格雷码至二进制得转换。

4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。

试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。

解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。

4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。

解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。

灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。

试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。

解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。

第四章 逻辑函数及其符号简化1.列出下述问题的真值表，并写出逻辑表达式：(1) 有A 、B 、C 三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出 F= 0.(2) 有A 、B 、C 三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0.(3) 列出输入三变量表决器的真值表•解：(1 )(1) F=AB+ A B1⑵ F= AB+ A C(3) F= (A+B+C) (A+B+ C ) (A+ B +C) (A+ B +C ) 解： (1) AB = 00 或 AB=11 时 F=1(2) ABC110 或 111 或 001,或 011 时 F=1 (3) ABC = 100 或 101 或 110 或 111 时 F=1 3. 用真值表证明下列等式.(1) A+BC = (A+B) (A+C)(2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) A B + BC + AC =ABC+ A B C ⑷ AB+BC+AC=(A+B)(B+C)(A+C)A B C F0 0 0 00 01 10 10 10 11 0 1 0 0 11 01(2 )1 B 10 0 1 10 10 10 11 11 00 11 0 1 1 (3 )1 1 0 1 A 1B C F0 00 00 01 00 10 00 11 1 1 0 0 01 011F= A B C+ A B C +A B C +ABCF= (A+B+C) ( A + B +C )F= A BC+A B C+AB C +ABC ,F 的值为“ 12.对下列函数指出变量取哪些组值时(5) ABC+ A + B + C=1证：(1 )A B C A+BC(A+B)(A+C)0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 1 11 0 1 1 11 1 0 1 1A B C ABC + ABC + ABC —BCABC + ACA B C + ABABC0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 0(5 )A B C AB+ BC3 AC ABC + A"B"C—0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 0 01 0 0 0 01 0 1 0 01 1 0 0 01 1 1 1 1ABC AB+BC+AC (A+B)(B+C)(A+C)0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 11ABC ABC + A + B + C0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 1(5 )4. 直接写出下列函数的对偶式F'及反演式F的函数表达式(1) F=[A B(C+D)][B C D+B(C +D)](2) F= A BC + ( A +B C ) (A+C)⑶F= AB+ CD + BC + D + CE + D + E(4)F=C+AB?AB+ D解：(1) F'= [ A +B+CD]+[(B+ C+ D)?B+C D]]F = [A+ B + C D ]+[( B +C+D) ?( B +CD ]](2) F'= (A+ B + C)?[A?(B + C)AC]F = (A+ B<C)?[A?(B + C)+ A C]⑶F、=C?(A + B)+(A + B)?DF = C?(A + B) + (A + B)?D5. 若已知x+y = x+z，问y = z吗？为什么？解：y不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点，有一个为1则为1。

第四章组合逻辑电路‎1. 解： (a)(b)是相同的电路‎，均为同或电路‎。

2. 解：分析结果表明‎图(a)、(b)是相同的电路‎，均为同或电路‎。

同或电路的功‎能：输入相同输出‎为“1”；输入相异输出‎为“0”。

因此，输出为“0”(低电平)时，输入状态为A‎B＝01或103. 由真值表可看‎出，该电路是一位‎二进制数的全‎加电路，A为被加数，B为加数，C为低位向本‎位的进位，F1为本位向‎高位的进位，F2为本位的‎和位。

4. 解：函数关系如下‎：SF++⊕=+ABSABS BABS将具体的S值‎代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现‎，电路图如图(a)所示。

(2) 用与或门实现‎，电路图如图(b)所示。

6. 解因为一天24‎小时，所以需要5个‎变量。

P变量表示上‎午或下午，P＝0为上午，P=1为下午；ABCD表示‎时间数值。

真值表如表所‎示。

利用卡诺图化‎简如图(a)所示。

化简后的函数‎表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现‎的逻辑图如图‎(b )所示。

第四章习题4.4 由两个与非门构成的基本RS 触发器的输入如图P4.4所示，画出Q 和Q 端的波形。

图 P4.44.5 由两个或非门构成的基本RS 触发器的输入波形如图P4.5所示，画出输出Q 和Q 的波形。

图 P4.54.6 图P4.6是一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接通瞬间发生振颤。

D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。

图P4.64.7 在同步RS触发器中，若CP、S、R的电压波形如图P4.7所示。

画出Q和Q端的波形。

设触发器的初始状态为Q=0。

图 P4.74.10 主从型JK触发器输入波形如图P4.10所示，画出输出端Q和Q的波形。

设触发器初始状态Q=0。

4.11 主从型JK 触发器组成图P4.11（a ）所示电路，输入波形如图P4.11（b ）所示，画出各触发器Q 端的波形。

（a ）解：AB J 1 ，先画出J 的波形，然后画Q.。

4.12 主从型RS 触发器的CP 、S 、R 、DR各输入的电压波形如图P4.12所示，画出端Q 和Q 端对应的电压波形。

图 P4.124.14 维持阻塞D触发器构成图P4.14所示的电路，输入波形如图P4.14（b）所示。

画出各触发器Q段的波形。

触发器的初态均为0。

（b）图 P4.144.16 上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。

4.20 画出图P4.20电路在图中所示CP、R信号作用下Q1、Q2、Q3的输出电压波形，并说明DQ1、Q2、Q3输出信号的频率与CP信号频率之间的关系。

CP1/21/4QQQ频率的、1/8。

、和的频率分别是、132。

数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。

设触发器的初始状态为Q0=0，Q1=0。

D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。

（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。

图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。

CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y图4-67．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP图4-78．时序逻辑电路分析。

电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。

并说明电路的功能。

1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。

（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。

第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。

图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。

图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。

图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。

图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。

己知CP信号的宽度t w = 4 t Pd 。

t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。

图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。

设触发器的初始状态为Q=0。

图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。

数字电路第四章答案【篇一：数字电路答案第四章时序逻辑电路2】p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。

根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。

习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。

解：主从jk触发器的 rd、且为低有效。

只有当rd?sd?1 sd端为异步清零和复位端，时，在cp下降沿的作用下，j、k决定输出q状态的变化。

q端的波形如习题4.4图所示。

习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。

cpf cp100ns10nsq（a）f30ns10ns（b）（c）习题4.5图解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。

当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。

rd?0时，经过10ns，状态q=0。

根据上述对电路功能的分析，得到q和f的波形如习题4.5图（c）所示。

习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。

cpj（a）qd（c）cp j（b）习题图解：分析习题4.6图（a）的电路连接：sd?1,k?0,rd?cp?q；分段分析习题4.6图（b）所示cp及j端信号波形。

（1）cp=1时，设q端初态为0，则rd?1。

j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变；（2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由1变为0，在很短的时间里 rd又恢复到1；（4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）过程的分析相同，其波形如习题4.6图（c）所示。

思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。

在数字电路系统中起着重要作用。

依据不同的标准，触发器可以划分为多种不同类型。

从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。

基本触发器为异步（或直接）触发，时钟触发器为CP电平触发，主从和边沿触发器为边沿触发。

4-2 试分别写出RS触发器、JK触发器、D触发器、T触发器和T′触发器的状态转换表和特性方程。

（略）4-3 已知同步RS触发器的R、S、CP端的电压波形如图T4-3所示。

试画出Q、Q端的电压波形。

假定触发器的初始状态为0。

图T4-34-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图T4-4所示，试画出触发器输出端Q、Q的波形。

图T4-44-5电路如图T4-5(a)所示，输入波形如图T4-5(b)所示，试画出该电路输出端G的波形，设触发器的初始状态为0。

图T5-24-6 试画出图T4-6所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图T4-64-7 已知A、B为输入信号，试写出图T4-7所示各触发器的次态逻辑表达式。

图T4-7nn n n n n n n nn n )b (n )a (Q B Q B Q Q B AQ Q Q B AQ Q K Q J Q B A D Q ⋅=+=++=⋅+=+=⊕==++11 4-8 设图T4-8所示中各TTL 触发器的初始状态皆为0，试画出在CP 信号作用下各触发的输出端Q 1-Q 6的波形。

图T4-84-9 试对应画出图T4-9所示电路中Q 1、Q 2波形。

（初始状态均为0）图T4-94-10 一逻辑电路如图T4-10所示，试画出在CP 作用下3210Y Y Y Y 、、、的波形。

（CT74LS139为2线—4线译码器。

）图T4-104-11由边沿D触发器和边沿JK触发器组成图T4-11(a)所示的电路。

数字电路第四章答案【篇一：数字电路答案第四章时序逻辑电路2】p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。

根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。

习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。

解：主从jk触发器的 rd、且为低有效。

只有当rd?sd?1 sd端为异步清零和复位端，时，在cp下降沿的作用下，j、k决定输出q状态的变化。

q端的波形如习题4.4图所示。

习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。

cpf cp100ns10nsq（a）f30ns10ns（b）（c）习题4.5图解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。

当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。

rd?0时，经过10ns，状态q=0。

根据上述对电路功能的分析，得到q和f的波形如习题4.5图（c）所示。

习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。

cpj（a）qd（c）cp j（b）习题图解：分析习题4.6图（a）的电路连接：sd?1,k?0,rd?cp?q；分段分析习题4.6图（b）所示cp及j端信号波形。

（1）cp=1时，设q端初态为0，则rd?1。

j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变；（2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由1变为0，在很短的时间里 rd又恢复到1；（4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）过程的分析相同，其波形如习题4.6图（c）所示。

习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。

习题 4.1图解：BAB A B A B A B A F 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。

习题4.2图解：BA B B B A F )(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．习题 4.3图解：BA B A B A AB B AB A AB B AB A F ???????4.4由与非门构成的某表决电路如图所示。

其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。

（1）试分析电路，说明决议通过的情况有几种。

（2）分析A 、B 、C 、D 四个人中，谁的权利最大。

习题 4.4图解：（1）ABDBCCDABD BC CD L ??（2）ABCD L ABCD L 0000 0001 00100 0 01000 1001 10100 0 0BAC && &&D LBA =1=1=1FFA BFB A0011 0100 0101 0110 01111 0 0 1 11011 1100 1101 1110 11111 0 1 1 1(3)根据真值表可知，四个人当中C 的权利最大。

4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。

习题 4.5图解：（1）01111)(S S BS AS S B S AL ?(2)S 1S 0L00 01 10 11A+BBA ABAB4.6试分析图所示电路的逻辑功能。

习题 4.6图解：（1）ABCC B A F )( ABS 1S 0L=1=1&=1&&& &&FA B C(2)电路逻辑功能为：“判输入ABC 是否相同”电路。

4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。

数电第四章练习册答案问题1：解释什么是逻辑门，并给出常见的逻辑门类型。

答案：逻辑门是数字电路中的基本组件，用于实现基本的逻辑运算，如与（AND）、或（OR）、非（NOT）、异或（XOR）等。

常见的逻辑门类型包括：与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、与非门（NAND）、或非门（NOR）、同或门（XNOR）等。

问题2：描述二进制数和十进制数之间的转换方法。

答案：二进制数转换为十进制数的方法是将每个二进制位的值乘以其权重（2的幂），然后将结果相加。

十进制数转换为二进制数的方法是将十进制数除以2，取余数，然后继续除以2，直到结果为0。

问题3：什么是布尔代数？答案：布尔代数是一种数学系统，用于描述和操作逻辑运算。

它是数字电路设计中的基础，由布尔代数的基本原理和规则组成，如布尔代数的五个基本规则：交换律、结合律、分配律、德摩根定律和幂等律。

问题4：解释什么是组合逻辑电路，并给出一个例子。

答案：组合逻辑电路是一种数字电路，其输出仅依赖于当前的输入值，不包含存储元件。

一个常见的组合逻辑电路例子是加法器，它接受两个二进制数作为输入，并产生它们的和以及进位。

问题5：什么是时序逻辑电路？答案：时序逻辑电路是一种包含存储元件（如触发器）的数字电路，其输出不仅依赖于当前的输入值，还依赖于电路的历史状态。

一个常见的时序逻辑电路例子是寄存器，它可以存储一定数量的位，并在时钟信号的控制下更新其内容。

问题6：解释什么是触发器，并说明其功能。

答案：触发器是一种具有两个稳定状态的存储元件，它可以存储一位二进制信息。

触发器的功能是存储和转换信息，它们是构成更复杂时序逻辑电路的基本组件。

结束语：通过本章的练习，希望同学们能够加深对数字电子技术的理解，掌握逻辑门、二进制与十进制转换、布尔代数、组合逻辑电路和时序逻辑电路等基本概念和原理。

这些知识是数字电子技术领域的基石，对于未来深入学习和应用数字电路至关重要。

希望同学们能够不断练习，提高自己的理解和应用能力。