当前位置：文档之家 › 第2章 硬件结构

第2章 硬件结构

  • 格式：ppt
  • 大小：1.05 MB
  • 文档页数：82

下载文档原格式

  / 82

合集下载

第2章 AT89S51单片机硬件结构PPT课件

第2章 AT89S51单片机硬件结构PPT课件
图2-2 AT89S51双列直插封装方式的引脚
14
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电
路输入端。用片内振荡器时，该脚接外部石英晶体和微调电 容。外接时钟源时，该脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使 用片内振荡器，该脚连接外部石英晶体和微调电容。当使用 外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电 平，可使单片机复位。正常工作，此脚电平应 ≤ 0.5V。
节和页编程，现场程序调试和修改更加方便灵活； （2）数据指针增加到两个，方便了对片外RAM的访问过程； （3）增加了看门狗定时器，提高了系统的抗干扰能力；
9
（4）增加断电标志； （5）增加掉电状态下的中断恢复模式。 片内各功能部件通过片内单一总线连接而成（见图2-1），
基本结构依旧是CPU 加上外围芯片的传统微机结构。 CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，
目的：本章学习，为AT89S51系统的应用设计打下基础。 在原理和结构上，单片机把微机的许多概念、技术与特点都
继承下来。用学习微机的思路来学习单片机。
2.1 AT89S51单片机的硬件组成 片内硬件组成结构如图2-1所示。把作为控制应用所必需的基本
功能部件都集成在一个尺寸有限的集成电路芯片上。 有如下功能部件和特性：
（1）8位微处理器（CPU）； （2）数据存储器（128B RAM）； （3）程序存储器（4KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口、P3口）
； （5）1个全双工的异步串行口； （6）2个可编程的16位定时器/计数器；

单片机第二章MCS-51系列单片机硬件结构

单片机第二章MCS-51系列单片机硬件结构

3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚

第2章8051单片机硬件结构和原理

第2章8051单片机硬件结构和原理

指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。

第二章 80c51硬件结构

第二章 80c51硬件结构

•
• • •
(2) 寄存器B （8位）：
2.1.2
80C51内部逻辑结构组成
2.内部数据存储器(RAM)
低128字节区：用户RAM区为128x8Byte，地址为00H～
7FH。用于存放运算的中间结果、数据暂存以及数据缓 冲等。 高128字节区：特殊寄存器RAM区128x8Byte，地址为 80H～FFH。有21个特殊功能寄存器（SFR），存放功能 部件的控制命令、状态或数据等。 特点：掉电数据丢失。
失，使得复位后能继续正常运行。
三、控制信号引脚：RST、ALE、PSEN和EA
ALE/PROG（30脚）：
ALE：地址锁存允许信号端。正常工作时，该引脚以 振荡频率的1/6固定输出正脉冲，可作为外部定时 脉冲使用。 CPU访问片外存储器时，该引脚输出信号作为锁存 低8位地址的控制信号。它的负载能力为8个LS型 TTL负载。
字 节 地 址
位地址
2.2.3
内部数据存储器高128单元
1 特殊寄存器概述
用于存放单片机各个功能部件的控制命令、状态或数据的寄存 器叫特殊寄存器，其功能已经由单片机规定。
1. 有21个特殊功能功能寄存器，地址不连续分布在80H～FFH的 RAM空间，剩余空闲单元用户并不能使用，读出不确定，写入 被舍弃。
片内数据存储器 MOV,
片外数据存储器 MOVX, RD WR作选通信号操作 逻辑上3个存储器地址空间（软件角度） ： 64KB 程序存储器： 统一编地址，0000H-FFFFH 256B 片内数据存储器:独立编地址 0000H-00FFH 64KB 片外数据存储器：独立编地址 0000H-FFFFH
(1)运算电路 构成: 运算部件以算术逻辑运算单元ALU为核心，包 含累加器ACC、B寄存器、暂存器、标志寄存器PSW等， 功能: 它能实现算术运算、逻辑运算 。

第二章S7-200PLC硬件结构和工作原理

第二章S7-200PLC硬件结构和工作原理

系统基本构成
1. 硬件 （1）基本单元 （2）扩展单元 （3）特殊功能模块 （4）相关设备 2. 工业软件 工业软件是为更好地管理和使用这些设备而开发的 与之相配套的程序、文档及其规则的总和，它主要 由标准工具、工程工具、运行软件和人机接口等几 大类构成。
主机结构
1. 各CPU介绍及I/O系统 （1）主机外形 SIMATIC S7-200系统CPU 22X系列PLC主机（CPU模块）的外形如 图所示：
晶闸管输出方式。 其特点是输出启动 电流大。当PLC有信 号输出时，光电二 极管导通，通过光 电耦合使双向可控 硅(晶闸管)导通，交 流负载在外部交流 电源的激励下得电。 发光二极管VL点亮， 指示输出有效。
R1 内 部 电 路 (AC SSR) VL 压 敏 U 电 阻 C
OUT R2负载Fra bibliotekCOM
第12页图2-9中:
Q0.0最小滞后SB1按钮几个扫描周期？ 最大滞后几个扫描周期？
思考：
M100(上) Y1
X2
M100
M100(下)
Y2
Y1最小、最大滞后X2按钮几个扫描周期？
3.5 S7-200系列PLC程序概念
3.4.1 梯形图编辑器（LAD） 3.4.2 语句表编辑器（STL） 3.4.3 功能块图编辑器（FBD）
I/O模块
输出模块 ：第8页图2-3 输出模块：分晶体管、晶闸管、继电器三种方式 数字量输出模块的每一个输出点能控制一个用 户的离散型（ON/OFF）负载。典型的负载包括：继 电器线圈，接触器线圈、电磁阀线圈、指示灯等。 每一个输出点与一个且仅与一个输出电路相连， 输出电路把CPU运算处理的结果转换成能够驱动现 场执行机构的各种大功率的开关信号。PLC的输出 端子是PLC向外部负载发出控制命令的窗口。

郭天祥单片机教程 第2章硬件

郭天祥单片机教程 第2章硬件

第2章 单片机的硬件结构和原理
2.2 MCS - 51单片机硬件结构 单片机硬件结构
2.2.1 MCS - 51系列单片机的分类 系列单片机的分类
表 2.1 MCS - 51 系列单片机配置一览表
Atmel() 51系列 系列: 系列
AT89c51/52/s53/c2051/c1051;
第2章 单片机的硬件结构和原理
2.3.2 控制器
1. 时钟电路
图 2.2 单片机时钟电路 （a） 内部时钟电路； （b） 外部振荡源
第2章 单片机的硬件结构和原理 2. 复位电路
图 2.3 单片机复位电路 （a）上电复位电路；(b) 开关复位电路
第2章 单片机的硬件结构和原理
表 2.3 复位后内部寄存器状态
第2章 单片机的硬件结构和原理
特殊功能寄存器地址表 表 2.6 SFR特殊功能寄存器地址表 特殊功能寄存器地址表
第2章 单片机的硬件结构和原理 3. 外部数据存储器 外部数据存储器 外部数据存储器一般由静态RAM 外部数据存储器一般由静态 构成， 构成 ， 其容量大小由用户根据需要而 定, 最大可扩展到 64 KB RAM , 地址 是 0000H~0FFFFH。CPU通过 通过MOVX 。 通过 指令访问外部数据存储器, 指令访问外部数据存储器 用间接寻址 方式, 方式 R0、R1和 DPTR都可作间接寄 、 和 都可作间接寄 存器。注意, 外部RAM和扩展的 接 和扩展的I/O接 存器。注意 外部 和扩展的 口是统一编址的, 所有的外扩I/O口都 口是统一编址的 所有的外扩 口都 中的地址单元。 要占用 64 KB中的地址单元。 中的地址单元
第2章 单片机的硬件结构和原理 5. 堆栈指针 （Stack Pointer） 堆栈指针SP（ ） 堆栈操作是在内存RAM区专门开辟出来的按照 “ 先进 区专门开辟出来的按照“ 堆栈操作是在内存 区专门开辟出来的按照 后出”原则进行数据存取的一种工作方式, 后出”原则进行数据存取的一种工作方式 主要用于子程序 调用及返回和中断处理断点的保护及返回, 调用及返回和中断处理断点的保护及返回 它在完成子程序 嵌套和多重中断处理中是必不可少的。为保证逐级正确返回, 嵌套和多重中断处理中是必不可少的。为保证逐级正确返回 进入栈区的“断点”数据应遵循“先进后出”的原则。 用 进入栈区的“断点”数据应遵循“先进后出”的原则。SP用 来指示堆栈所处的位置, 在进行操作之前, 先用指令给SP赋值 赋值, 来指示堆栈所处的位置 在进行操作之前 先用指令给 赋值 以规定栈区在RAM区的起始地址 （ 栈底层 ） 。 当数据推入 区的起始地址（ 栈底层） 以规定栈区在 区的起始地址 栈区后, 的值也自动随之变化。 系统复位后, 栈区后 SP的值也自动随之变化。MCS - 51 系统复位后 SP 的值也自动随之变化 初始化为07H。 。 初始化为

第2章--AT89S52硬件结构S52

第2章--AT89S52硬件结构S52
2
2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计
3
2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路
25
（3）P2口：P2.7～P2.0引脚 准双向I/O口，引脚内部接有上拉电阻，可驱动4个LS型TTL负载。 当AT89S52访问外部存储器及I/O口时，P2口作为高8位地址总线使用，
输出高8位地址。 当P2口不作为高8位地址总线时，可作为通用的I/O口使用。
26
（4）P3口：P3.7～P3.0 准双向I/O口，具有内部上拉电阻。 P3口的第一功能是作为通用的I/O口使用，可驱动4个LS型TTL负载。 P3口还可提供第二功能。第二功能定义见表2-1，应熟记。 综上所述，P0口可作为总线口，为双向口。作为通用的I/O口使用
6
图2-1 AT89S52单片机片内结构
7
（7）中断系统具有6个中断源、6个中断向量； （8）特殊功能寄存器（SFR）32个； （9）1个看门狗定时器； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式
下的中断恢复模式。
片内各功能部件通过片内单一总线连接而成（见图2-1），基本结构依 旧是CPU 加上外围芯片的传统微机结构。
复位，使程序恢复正常运行。 AT89S52完全兼容AT89C51/AT89S51单片机，使用AT89C51/
AT89S51单片机的系统，在保留原来软硬件的基础上，可用AT89S52直接 代换。
12
2.2 AT89S52的引脚功能

DSP课件第2章硬件结构

DSP课件第2章硬件结构

5、电源
采用高性能静态CMOS技术，供电电压为3.3V。 可用IDLE指令进入低功耗模式。
6、在片仿真接口
具有符合IEEEll49.1标准的在片仿真接口（JTAG）。
7、速度
单周期定点指令的执行时间为50ns、35ns或25ns(20MIPS，28.5MIPS， 或40MIPS)。
2.2 TMS320LF240x的总线结构
INTM：中断模式位
用来允许（INTM=0）或禁止（INTM=1）所有的可屏蔽中断。用 SETC OVM或CLRC OVM可将该位置1或清0。LST指令不影响OVM位。
DP：数据页面指针
当使用直接寻址方式时，DP存放存储器的数据页，DP与指令代 码的最低7位构成16位存储器地址。
数据存储器地址
SARAM的地址可以用于数据存储器和程序存储器。可通过软件配置 为外部存储器或内部SARAM。
SARAM在一个机器周期内只能访问一次。当CPU要求多次访问时， SARAM会向CPU提供一个未准备好的信号，然后在每个周期内执行一次 访问。
闪速存储器（Flash） 是电可擦除的、可编程的、可长期保存数据的存储器。
CPU的基本组成包括： 32位中央算术逻辑运算单元（CALU）； 32位累加器（ACC）；输入与输出数据比例移位器； 16位×16位的乘 法器（MUL）以及乘积比例移位器。
CPU功能结构图
2、输入比例部分
功能：将来自存储器的16位数据左移0~16位送往中央算术逻辑单元 （CALU）。
移位方法：左移后有使用的低位LSB填0，高位MSB填0或用符号 扩展，取决于状态寄存器ST1的符号扩展模式位SXM（D10）。 SXM=0 填0 SXM=1 符号扩展
中央算术逻辑单元

nodeb装备介绍第二章bburru硬件结构[优质文档]

nodeb装备介绍第二章bburru硬件结构[优质文档]

NodeB设备介绍第二章BBURRU硬件结构MU上机框基本单元EU下机框扩展单元主控框资源框硬件结构BBU/RRU的硬件结构从功能上分成三个单元：1.数字控制单元在主控框中，为整个Node B提供对RNC接口，提供时钟，环境检测以及呼叫控制的功能框，并且提供Node B内部数据的交换2.信道资源单元在资源框中，资源框是进行TD-SCDMA 物理层处理的功能框，具体包括进行传输信道，物理信道处理的信道板，进行Node B室内单元和远端射频单元接口的射频接口板3.远端射频单元TD-SCDMA分布式基站射频远端设备RRU连接天线，是进行信号放大和收发信的功能框。

完成光纤链路接口、中频处理、智能天线下行的高功放、上行信号的小信号放大器、对进出信号的滤波器、模拟信号的上下变频等功能逻辑结构CP BBU01-1327A/CP RRU01-1306C的逻辑结构可分为：RNC接口模块：完成与RNC以及下级BBU的接口功能控制和交换模块：主要完成呼叫处理、操作维护处理和内部数据交换功能基带处理模块：主要完成物理层处理光纤接口模块：主要完成BBU和RRU之间的光接口功能时钟模块：以GPS或BITS为参考源，生成BBU内部所需的各种时钟信号监控模块：主要是对环境的监控远端射频模块：提供TD-SCDMA网络的无线覆盖，通过Uu接口完成UE的接入和无线链路传输功能室内单元BBU是TD-SCDMA分布式基站系统的主要组成部分，它完成基带信号的处理，时钟与监控功能，同时实现Iub接口、电源接口、本地维护接口、环境监控接口以及与室外GPS天线接口。

BBU采用外接告警箱实现环境的监控。

机柜/机架BBU机柜主要由机架、主插箱单元、架顶功能模块组成。

BBU机架支持并柜设计，机架包括框架、前门、后门、侧板、后盖、顶板等金属部件，主要起到支撑、连接的作用。

架顶功能模块柜顶单板及元件：电源滤波保护单元PPU、E1PBMIB单元上出风孔区域GPS接口E1PB和MIB单元接口保护板：E1PB（最多2块）维护接口板：MIB（1块）保护模块背板：PMB（1块）保护模块背板PMB完成E1PB与背板的连接，提供背板信号与E1PB/MIB信号转接。

第2章 STC15F2K60S2单片机硬件结构

第2章 STC15F2K60S2单片机硬件结构

2.2 中央处理器（CPU）
单片机的中央处理器CPU由运算器和控制器组成。 它的作用是读入并分析每条指令，并根据各指令功能控制 单片机的各功能部件执行指定的运算或操作。 2.2.1 运算器 运算器主要用来对操作数进行算术、逻辑和位操作运算， 主要包括算术逻辑运算单元ALU、累加器ACC、寄存器B、 位处理器、程序状态字寄存器PSW及两个暂存器TMP1和 TMP2等。 算术逻辑运算单元ALU用来完成加、减、乘、除等基本算 术运算及完成8位变量的逻辑与、或、非、异或以及求补 等逻辑运算，还具有位操作功能。
速A/D转换器、CCP/PWM/PCA、看门狗、片内高精度RC振荡 器、高可靠性复位电路等组成，其内部结构如图2-1所示。
图2-1
STC15F2K60S2单片机内部结构
该单片机具有以下特点：
8位增加型8051内核，单时钟机器周期（1T），其指令代码与 8051完全兼容；
内部集成了高可靠复位电路和高精度RC时钟，常温下温飘 ±0.6%（－20℃～+65℃），ISP编程时内部时钟从5MHz～35MHz 可选，还可对外输出时钟。 内部集成有的Flash程序存储器和2048B的数据存储器SRAM， 包括常规的256B和内部扩展的1792B XRAM，并具有较强的加密 性； 芯片内集成有大容量的EEPROM功能；
RS1，RS0（PSW.4 ，PSW.3）：工作寄存器组选择标志位。 RS1、RS0与所选择的4组工作寄存器组的对应关系如表2-1所 示。
RS1 0 0 1 1 RS0 0 1 0 1 工作寄存器组 0组（片内RAM地址00H－07H） 1组片内RAM地址08H－0FH） 2组（片内RAM地址10H－17H） 3组（片内RAM地址18H－1FH）
程序Flash存储器可在线反复编程擦写10万次以上，大大 提高了芯片使用效率，增加了灵活性。

第2章MCS-51系列单片机的基本硬件结构

第2章MCS-51系列单片机的基本硬件结构

1000H 0FFFH
片外程序存储器 最大64K） （最大 ）
0000H
1. 需要注意几点： 需要注意几点：
程序存储器是用来存放编好的程序、 程序存储器是用来存放编好的程序、常数 和表格的。 和表格的。 当引脚EA=1时，系统使用片内的4KROM 时 系统使用片内的 当引脚 来存储程序。 来存储程序。EA=0时，系统使用片外的 时 ROM。 。 无论是使用片内还是使用片外的ROM（既 （ 无论是使用片内还是使用片外的 EA=1或EA=0），其起始地址都是从 ），其 或 ）， 起始地址都是从 0000H单元开始。 单元开始。 单元开始
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
2X16位 位 定时/计数器 定时 计数器
CPU 处理器
64KB总线 总线 扩展控制器
可编程I/O 可编程 端口P0-3 端口
可编程 串行口
2.1.2 MCS-51单片机的引脚定义 单片机的引脚定义
1. MCS-51单片机有两种封装形式： MCS-51单片机有两种封装形式： 单片机有两种封装形式
P3.2 INT0 P3.3 INT1
2.2 MCS-51单片机的存储器的配置 单片机的存储器的配置
2.2.0 MCS-51单片机存储器的 MCS-51单片机 单片机存储器的 配置特点 2.2.1 程序存储器(片内与片外) 程序存储器 片内与片外) 存储器( 2.2.2 内部数据存储器RAM 内部数据存储器 存储器RAM 2.2.3 外部数据存储器
RST/Vpd（9脚）： （ 脚 在系统上电震荡器开始工作时， 在系统上电震荡器开始工作时， 在内部加 在此引脚上有一个两个时钟周期的高电平 两个时钟周期的高电平使单 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠，建议外加 片机复位。但为了使系统复位可靠， 一个上电复位电路，延长复位的时间。 一个上电复位电路，延长复位的时间。当单片 机掉点时， 机掉点时，此引脚可以接入备用电源向单片机 内部的RAM供电，以防止 供电， 中的数据丢失。 内部的 供电 以防止RAM中的数据丢失。 中的数据丢失 注意：在复位状态下：所有SFR的内容全 注意：在复位状态下：所有 的内容全 变为“ ，端口输出“ 。 内容不变。 变为“0”，端口输出“1”。RAM内容不变。 内容不变

第2章 89C51单片机硬件结构和原理

第2章 89C51单片机硬件结构和原理

14:50
单片机原理及接口技术
• XTAL1（19脚）：接外部晶体和微调 电容的另一端；在片内它是振荡电路
反向放大器的输入端，在采用外部时
钟时，该引脚输入外部时钟脉冲。
14:50
返回
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA • RST（9脚）：
复位信号输入端，高电平有效。当此 输入端保持两个机器周期(24个时钟周期）的 高电平时，就可以完成复位操作。
一、电源引脚：Vcc和Vss
• 1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。
14:50
返回
单片机原理及接口技术
二、时钟电路引脚：XTAL1和XTAL2
• XTAL2（18脚）：接外部晶体和微调电容
的一端；在89C51 片内它是振荡电路反向 放大器的输出端，振荡电路的频率就是晶 体固有频率。若需采用外部时钟电路时， 该引脚悬空。89C51正常工作时，该引脚应 有脉冲信号输出。
14:50
单片机原理及接口技术
• EA/Vpp（31脚）：
Vpp：固化编程电压输入端。对89C51 片内 Flash ROM固化编程时，编程电 压输入端（12V）。
14:50
返回
单片机原理及接口技术
四、I/O端口P0、P1、P2和P3
• 1、准双向 • 2、P0口
• 3、P1口
• 4、P2口 • 5、P3口
14:50
返回
单片机原理及接口技术
2、存储器
1）程序存储器（ROM）
2）数据存储器（RAM）
14:50
返回
单片机原理及接口技术
1）程序存储器（ROM）

第2章 单片机的硬件结构及工作原理

第2章 单片机的硬件结构及工作原理
XTAL1
也可以由 XTAL1端接 入外部时钟，此时应 将 XTAL2接地：
外部时钟 XTAL1 XTAL2 XTAL2
15～45pfx2
பைடு நூலகம்
1～12MHz（MCS-51） 0～24MHz（Atmel-89C）
2. 控制引脚 提供控制信号，有的引脚还具有复用功能。 (1) RST/VPD(9脚)：复位与备用电源。 (2) ALE/PROG*（30脚）：地址锁存允许/片内EPROM 编程脉冲 第一功能 :ALE 为地址锁存允许，用来锁存 P0 口送 出的低8位地址,可驱动8个LS型TTL负载。 第二功能 :PROG* 为编程脉冲输入端 , 片内有 EPROM 的芯片，在EPROM编程期间，此引脚输入编程脉冲。
3.
I/O口引脚(32个)
MCS-51共有4个8位并行I/O端口：P0、P1、P2、P3口，
共32个引脚。P3口还具有第二功能，用于特殊信号输入输 出和控制信号（属控制总线）。 表2.1
P3口引脚
P3.0 P3.1
P3口的第二功能定义
第 二 功 能
RXD（串行输入口） TXD（串行输出口）
INT0（外部中断0）
40只引脚按功能分为3类： 1）电源及时钟引脚（4个）: Vcc、Vss；XTAL1、XTAL2。 2）控制引脚（4个）： PSEN* 、 EA* 、 ALE 、 RESET （即RST）。 （3）I/O口引脚（32个）： P0 、 P1 、 P2 、 P3 ，为 4 个 8 位 I/O 口的外部引脚
P3.2
P3.3 P3.4
INT1（外部中断1）
T0（定时器0外部计数输入）
P3.5
P3.6 P3.7
T1（定时器1外部计数输入）

第二章AT89S51单片机的硬件结构

第二章AT89S51单片机的硬件结构
自激振荡器如上图
电源及时钟引脚 时钟
时钟有两种方式， 一种是片内时钟振荡方式，需在这两 个脚外接石英晶体和振荡电容。 另一种是外接一个输入时钟信号，有 源晶振至XTAL1，令XTAL2悬空。 若使用石英晶体：则C=30pF±10pF； 若使用陶瓷谐振器：则C=40pF±10pF。
控制引脚 RST
2.3 CPU 运算器 PSW
⑦ 奇偶校验标志位P（Parity）： PSW.0奇偶校验标志位，用于指示运算结果中“1” 的个数的奇偶性。当累加器A中的数据“1”个数 为偶数时，P=0，若为奇数时，P=1。 在串行通信中，常用奇偶校验的方法来检测数据 串行传输的可靠性。
AT89S51方框图
2.1 AT89S51单片机的硬件组成
各功能部件简单说明： ROM 8031:无此部件；8051:4K字节ROM；8751:4K 字节EPROM ； 89C51/89C52/89C55:4K/8K/20K 字节闪存。 特殊功能寄存器（SFR）用于对片内各功能模块进行 管理、控制、监视。实际上是一些控制寄存器和状 态寄存器。共有26个，是一个具有特殊功能的RAM区。
④工作寄存器组选择位RS1和RS0
RS1 、RS0 工作寄存器组 R0~R7的物理地址
00
0
00H~07H
01
1
08H~0FH
10
2
10H~17H
11
3
18H~1FH
2.3 CPU 运算器 PSW
⑤ 溢出标志位OV（OVerflow）：溢出标志位 PSW.2用于指示带符号数运算的过程中是否发生溢 出。 如果结果产生溢出，则OV=1;否则OV=0 ⑥ PSW.1：保留位，无定义。给芯片制造商预留 的。
并行I/O口引脚P2口

第2章 80888086系统硬件结构

第2章 80888086系统硬件结构

OF DF IF TF SF ZF
AF
PF
CF
条件码标志：
OF SF ZF CF AF PF

控制标志：
方向标志
系统标志位:
IF 中断标志 TF 陷阱标志
溢出标志 DF 符号标志 零标志 进位标志 辅助进位标志 奇偶标志
第2章 8088/8086系统硬件结构
程 序 状 态 字 （ ） PSW
第2章 8088/8086系统硬件结构
第2章 8088/8086系统硬件结构
1、存储器地址的分段
•每个段的最大长度可达
64KB，段内地址是连续的、 线性增长的，允许单个逻辑 段在整个1MB存储空间内浮 动。
•可以有相连的段(如：C和D
段)、不相连的段(如：A和B 段)以及相互重叠的段(如：B 和C段)
第2章 8088/8086系统硬件结构
第2章 8088/8086系统硬件结构
2、段寄存器(CS、 DS、 SS、 ES、 FS、GS)
存放段地址,确定一个段的的起始地址. 用途各不相同：
代码段(CS)：存放当前正在运行的程序 数据段(DS)：存放当前运行程序所用的数据 ，或串处理指令
中的源操作数
堆栈段(SS)：定义堆栈（后进先出）的所在区域 附加段(ES)：附加的数据区，或串处理指令中的目的操作数
－)
79000H
2450H
即SP值为2450H.
第2章 8088/8086系统硬件结构
2.1.2 8088CPU的两大功能结构
8088CPU的两大功能结构为总线接口单元 BIU(BusInterfaceUnit)和指令执行单元 EU(ExecutionUnit),如图2.4所示。 U单元负责指令的执行，由算术逻辑单元ALU、标 志寄存器F、通用寄存器及EU控制器等组成，主要进 行16位的各种运算及有效地址的计算。EU不与计算机 系统总线(外部总线)相关，而从BIU中的指令队列取得

第2章 AT89S52单片机的片内硬件结构PPT课件

第2章 AT89S52单片机的片内硬件结构PPT课件
复位，使程序恢复正常运行。 AT89S52完全兼容AT89C51/AT89S51单片机，使用AT89C51/
AT89S51单片机的系统，在保留原来软硬件的基础上，可用AT89S52直接 代换。
12
2.2 AT89S52的引脚功能
AT89S52与各种8051单片机的引脚是兼容的。目前，AT89S52多采用40 引脚的DIP封装（双列直插），以及44引脚的PLCC和TQFP封装方式的芯片, 外形见图2-2（a）和图2-2（b）。
2
2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计
3
2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路
（8）特殊功能寄存器（SFR） 共有32个特殊功能寄存器，用于CPU对片内各外设部件进行管理、控制
和监视。特殊功能寄存器实际上是片内各外设部件的控制寄存器和状态寄 存器，这些特殊功能寄存器映射在片内RAM区的80H～FFH的地址区间内 。
11
（9）1个看门狗定时器WDT 当单片机由于干扰而使程序陷入死循环或跑飞状态时，可引起单片机
6
图2-1 AT89S52单片机片内结构
7
（7）中断系统具有6个中断源、6个中断向量； （8）特殊功能寄存器（SFቤተ መጻሕፍቲ ባይዱ）32个； （9）1个看门狗定时器； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式
下的中断恢复模式。
片内各功能部件通过片内单一总线连接而成（见图2-1），基本结构依 旧是CPU 加上外围芯片的传统微机结构。

教学课件第2章89C51单片机硬件结构和原理

教学课件第2章89C51单片机硬件结构和原理
与ROM密切相关的两个引脚 EA 、 PSEN
当ROM容量不够时，尽量选择高容量存储器空间的单片机，如 89C52、89C54、89C58等，应避免外扩程序存储器，因为会增加 硬件负担。
程序存储器
FFFFH
(64K)
0FFFH (4K)
0000H
内部
EA=1
外部
EA=0 0000H
0FFFH (4K)
1
28
2
27
EPROM
3
26
4
25
5
24
6
23
7
22
8
21
9
20
10 2764 19
11
18
12
17
13
16
14
15
1
28
2
27
EPROM
3
26
4
25
5
24
6
23
7
22
8
21
9
20
10 2764 19
11
18
12
17
13
16
14
15
64K
3. 程序存储器
通过16位PC寻址，最大可寻址64kB地址空间
程序存储器资源分布
4. 数据存储器
片内、片外分开编址
如何区分0000-00FFH的地址空间是片内RAM还 是片外RAM？
片内RAM：
• 低128B片内RAM ① 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

当看门狗定时器溢出输出时，该脚将输出长达96个时钟振荡 周期的高电平。
（2）EA*/VPP (Enable Address/Voltage Pulse of Programing，31脚) EA*：引脚第一功能：外部程序存储器访问允许控制端。 EA*=1，在PC值不超出0FFFH（即不超出片内4KB Flash存储器的地址范围）时，单片机读片内程序存储器 （4KB）中的程序，但PC值超出0FFFH （即超出片内4KB Flash地址范围）时，将自动转向读取片外60KB（1000HFFFFH）程序存储器空间中的程序。
片内20KB），如片内容量不够，片外可外扩至64KB。 （4）中断系统 具有6个中断源，2级中断优先权。 （5）定时器/计数器 2个16位定时器/计数器（52子系列有3个），4种工作方式。
（6）1个看门狗定时器WDT 当CPU由于干扰使程序陷入死循环或跑飞时，WDT可使程序恢
复正常运行。 （7）串行口 1个全双工的异步串行口，4种工作方式。可进行串行通信，
第2章 硬件结构
内容概要 AT89S51片内硬件基本结构、引脚功能、存储器结构、特
殊功能寄存器功能、4个并行I/O口的结构和特点， 复位电路和时钟电路的设计,节电工作模式。
目的：为AT89S51系统的应用设计打下基础。 在原理和结构上，单片机把微机的许多概念、技术与特点都
继承下来。用学习微机的思路来学习单片机。
此外，单片机正常运行时，ALE端一直有正脉冲信号输出，
此频率为时钟振荡器频率fosc的1/6。可作外部定时或触发
信号用。
注意，每当AT89S51访问外部RAM时（执行MOVX类指令），要 丢失一个ALE脉冲。
如需要，可将特殊功能寄存器AUXR（地址为8EH，将在后面 介绍）的第0位（ALE禁止位）置1，来禁止ALE操作，但执 行访问外部程序存储器或外部数据存储器指令“MOVC”或 “MOVX”时，ALE仍然有效。即ALE禁止位不影响对外部存 储器的访问。
此标志位对串行通信有重要的意义，常用奇偶检验的 方法来检验数据串行传输的可靠性。
表2-2 RS1、RS0与4组工作寄存器区的对应关系
RS1 RS0 00
01
10
11
所选的4组寄存器
0区（内部RAM地址00H～ 07H）
1区（内部RAM地址08H～ 0FH）
2区（内部RAM地址10H～ 17H）
3区（内部RAM地址18H～ 1FH）
扩展并行I/O口，还可与多个单片机构成多机系统。 （8） P0 、口P1口、P2口和P3口 4个8位并行I/O口。 （9）特殊功能寄存器（SFR） 26个，对片内各功能部件管理、控制和监视。是各个功能部
件的控制寄存器和状态寄存器，映射在片内RAM区80H～ FFH内。
AT89S51完全兼容AT89C51，在充分保留原来软、硬件条 件下，完全可以用AT89S51直接代换。
2.2 AT89S51的引脚功能 先了解引脚，牢记各引脚的功能。 AT89S51与51系列中各种型号芯片的引脚互相兼容。目 前多采用40只引脚双列直插，如图2-2。此外，还有44引脚 的PLCC和TQFP封装方式的芯片。 引脚按其功能可分为如下3类：
（1）电源及时钟引脚—VCC、VSS；XTAL1、XTAL2。 （2）控制引脚— PSEN*、ALE/PROG*、EA*/VPP、RST（ RESET） （3）I/O口引脚——P0、P1、P2、P3，为4个8位I/O口
PC中内容变化轨迹决定程序流程。当顺序执行程序时自动 加1；执行转移程序或子程序、中断子程序调用时，自动 将其内容更改成所要转移的目的地址。
PC的计数宽度决定了程序存储器的地址范围。PC为16位， 故可对64KB（=216B）寻址。
2.1 AT89S51单片机的硬件组成 片内结构如图2-1所示。把作为控制应用所必需的基本功能部
件都集成在一个集成电路芯片上。 有如下功能部件和特性：
（1）8位微处理器（CPU）； （2）数据存储器（128B RAM）； （3）程序存储器（4KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口、P3口）
PROG*：引脚第二功能，对片内 Flash编程，为编程脉冲输 入
（4） PSEN* （Program Strobe ENable，29脚） 片外程序存储器读选通信号，低有效。
2.2.3 并行I/O口引脚 （1）P0口：8位，漏极开路的双向I/O口 当外扩存储器及I/O接口芯片时，P0口作为低8位地址总线及
为解决“瓶颈堵塞”问题，AT89S51增加了一部分可以不 经过累加器的传送指令。
A的进位标志Cy是特殊的，因为它同时又是位处理机的位累 加器
3．程序状态字寄存器PSW PSW（Program Status Word）位于片内特殊功能寄存器区，
字节地址为D0H。 包含了程序运行状态的信息，其中4位保存当前指令执行后
2.2.1 电源及时钟引脚 1．电源引脚 （1）VCC（40脚）：+5V电源。 （2）VSS（20脚）：数字地。
图2-2 AT89S51双列直插封装方式的引脚
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电
路输入端。用片内振荡器时，该脚接外部石英晶体和微调电 容。外接时钟源时，该脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使 用片内振荡器，该脚连接外部石英晶体和微调电容。当使用 外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电 平，可使单片机复位。正常工作，此脚应 ≤ 0.5V。
为什么P0口要有高阻“悬浮”态？ 准双向I/O口则无高阻的“悬浮”状态。 另外，准双向口作通用I/O的输入口使用时，一定要向该 口先写入“1”。以上的准双向口与双向口的差别，读者在 学习第4章后，将会有深刻的理解。
至此，40只引脚已介绍，应熟记每一引脚功能，对应用系统 硬件电路设计十分重要。
2.3 AT89S51的CPU 由图2-1可见，由运算器和控制器构成的。 2.3.1 运算器 对操作数进行算术、逻辑和位操作运算。主要包括算术逻辑 运算单元ALU、累加器A、位处理器、程序状态字寄存器PSW及 两个暂存器等。 1．算术逻辑运算单元ALU 可对8位变量逻辑运算（与、或、异或、循环、求补和清零 ），还可算术运算（加、减、乘、除）
ALU还有位操作功能，对位变量进行位处理，如置“1”、清 “0”、求补、测试转移及逻辑“与”、“或”等。
2．累加器A 累加器A是CPU中使用最频繁的一个8位寄存器，在使用汇编
语言编程时，有些场合必须写为Acc。 作用如下： （1）ALU单元的输入数据源之一，又是ALU运算结果存放单
元 （2）数据传送大多都通过累加器A，相当于数据的中转站。
的状态，供程序查询和判断。格式如图2-3。
图2-3 PSW的格式
PSW中各个位的功能： （1）Cy（PSW.7）进位标志位
可写为C。在算术和逻辑运算时，若有进位/借位，Cy ＝1；否则，Cy＝0。在位处理器中，它是位累加器。
（2）Ac（PSW.6）辅助进位标志位 在BCD码运算时，用作十进位调整。即当D3位向D4位
数据总线的分时复用端口。 P0口也可作通用的I/O口用，需加上拉电阻，这时为准双向
口。作为通用I/O输入，应先向端口写入1。可驱动8个LS 型TTL负载。 （2）P1口：8位，准双向I/O口，具有内部上拉电阻。 准双向I/O口，作为通用I/O输入时，应先向端口锁存器写1
P1口可驱动4个LS型TTL负载。 P1.5/MOSI、P1.6/MISO和P1.7/SCK 可用于对片内Flash存储器串行编程和校验，它们分别是串行
产生进位或借位时，Ac＝1；否则，Ac＝0。 （3）F0（PSW.5）用户设定标志位 由用户使用的一个状态标志位，可用指令来使它置
“1”或清“0，控制程序的流向。用户应充分利用。
（4）RS1、RS0（PSW.4、PSW.3）4组工作寄存器区选择 选择片内RAM区中的4组工作寄存器区中的某一组为当前工 作寄存区。如表2-2。
Special Function Register）的集中控制方式。 介绍图2-1中片内各功能部件。 （1）CPU（微处理器） 8位的CPU，与通用CPU基本相同，包括了运算器和控制器两
大部分，还有面向控制的位处理功能。
（2）数据存储器（RAM） 片内为128B（52子系列为256B），片外最多可扩64KB。 （3）程序存储器（Flash ROM） 片内集成有4KB的Flash存储器（AT89S52 则为8KB；AT89C55
（5）OV（PSW.2）溢出标志位 当执行算术指令时，用来指示运算结果是否产生溢出。如 果结果产生溢出，OV=1；否则，OV=0。
（6）PSW.1位 保留位
（7）P（PSW.0）奇偶标志位 指令执行完，累加器A中“1”的个数是奇数还是偶数。
P=1，表示A中“1”的个数为奇数。 P=0，表示A中“1”的个数为偶数。
出锁存器写入1。可驱动4个LS型TTL负载。 P3口还可提供第二功能。第二功能定义如表2-1，应熟记。
IRWNDRT 01
综上所述，P0口可作为总线口，为双向口。作为通用的 I/O口使用时，为准双向口，这时需加上拉电阻。P1口、P2 口、P3口均为准双向口。
注意：准双向口与双向口的差别。准双向口仅有两个状态 。而P0口作为总线使用，口线内无上拉电阻，处于高阻“悬 浮”态。故P0口为双向三态I/O口。
2.3.2 控制器 任务识别指令，并根据指令的性质控制单片机各功能部件，从而 保证单片机各部分能自动协调地工作。 控制器包括：程序计数器、指令寄存器、指令译码器、定时及控 制逻辑电路等。功能是控制指令的读入、译码和执行，从而对各 功能部件进行定时和逻辑控制。 程序计数器PC是一个独立的16位计数器，不可访问。单片机复位 时，PC中的内容为0000H，从程序存储器0000H单元取指令，开始 执行程序。 PC工作过程是：CPU读指令时，PC的内容作为所取指令的地址， 程序存储器按此地址输出指令字节，同时PC自动加1。