当前位置：文档之家 › 《电工电子技术基础》第10章触发器和时序逻辑电路.ppt

《电工电子技术基础》第10章触发器和时序逻辑电路.ppt

  • 格式：ppt
  • 大小：3.12 MB
  • 文档页数：69

下载文档原格式

  / 69

合集下载

触发器和时序逻辑电路电子技术课件ppt知识介绍

触发器和时序逻辑电路电子技术课件ppt知识介绍
• 同步RS触发器：在基本RS触发器的基础上增加了时钟信号CP的控制。只有在 CP的上升沿或下降沿到来时，才会根据R和S的输入信号改变输出状态。消除了 基本RS触发器的约束条件，使得设计更为灵活。
• D触发器：具有一个数据输入端D和一个时钟信号输入端CP。在CP的上升沿或 下降沿到来时，会将D端的输入数据锁存到输出端Q。具有数据锁存功能，适用 于数据传输和存储等应用场合。
组合逻辑控制信号产生
通过组合逻辑电路产生控制信号，实 现对时序逻辑电路的控制，如计数器 、寄存器等。
时序逻辑状态转换
在时序逻辑电路中，通过组合逻辑电 路实现状态转换，控制数据的流动和 处理。
状态机设计原理及实例分析
状态机基本概念
介绍状态机的定义、分类、状态转换图等基本概念。
状态机设计步骤
详细阐述状态机设计的步骤，包括状态编码、状态转 换表、状态转换图、控制逻辑设计等。
特性分析
触发器具有以下特性
记忆功能
能够保持输出状态不变，直到下一个触发信号的到来。
触发方式多样
可根据不同的触发方式进行设计，如电平触发、边沿触发 等。
逻辑功能灵活
可实现多种逻辑功能，如与、或、非等。
时序配合方便
可与其它时序逻辑电路方便地进行配合，实现复杂的时序 逻辑功能。
常见类型及其特点
• 基本RS触发器：具有两个输入端R和S，以及两个输出端Q和Q'。当R和S的输入 信号不同时，Q和Q'的输出状态会发生变化。具有直接置位和复位的功能，但 存在约束条件，即R和S不能同时为1。
触发器分类
根据触发方式的不同，触发器可分为电平触发器和边沿触发器两大类。其中，电平触发器又可分为基 本RS触发器、同步RS触发器、D触发器等；边沿触发器可分为正边沿触发器和负边沿触发器等。

《电工电子技术》课件——触发器

《电工电子技术》课件——触发器

01
02
TTL 维持阻塞 D 触发器（通 常上升沿触发）
TTL 边沿 JK 触发器（通常 下降沿触发）
03
CMOS 边沿 D 触发器和边沿 JK 触发器（通 常上升沿触发）
（二） 边沿 JK 触发器
CP 触发的边沿 JK 触发器 具有异步端的边沿 JK 触发器
可知，边沿 JK 触发器的特性方程：Q n1 JQ n KQ n
特性表：触发器次态与输入信号和电路原有状态之间关系。
次态：触发器在输 入信号变化后的状 态，用 Qn+1 表示。
现态：触发器在输 入信号变化前的状 态，用 Qn 表示。
RD SD Qn Qn+1 000×
001×
说明 状态不定
010 0
011 0
置0
100 1
101 1
置1
110 0 1 1 1 1 保持原状态不变
边沿触发器小结：
4. 边沿触发器的逻辑功能和特性方程与同步触发器 的相同，但由于触发方式不一样，因此，它们的逻 辑功能和特性方程成立的时间不同。边沿触发器的 逻辑功能和特性方程只在时钟的上升沿（或下降沿） 成立。
Qn+1 0
1 0 ××
1
0 0 × × 不定态
1 1 0×
Qn
1 1 1×
Qn
11↑0
0
11↑1
1
可得， D 触发器的特性方程：Qn＋1＝D
说明 异步置 0 异步置 1 禁用
保持
CP 时 Qn+1 = D
例：设触发器初态为 0 ，试对应输入波形画出 Q1、Q2 的波形。
D
1D
CP
C1
(a)
S
CP

时序逻辑电路ppt课件PPT学习教案

时序逻辑电路ppt课件PPT学习教案

2021/8/13
24
（2）顺序负脉冲
第24页/共114页
2021/8/13
25
5.2 二进制计数器
5.2.1 异步二进制计数器 5.2.2 同步二进制计数器
第25页/共114页
2021/8/13
26
5.2 二进制计数器
计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
出 Q1 Q2
Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
0010
7
0
0001
8
0
0000
第13页/共114页
2021/8/13
14
④ 时序图
2021/8/13
并行图5输-5出 4位右移位寄存器时序图
第14页/共114页
串行输出
15
（2）左移位寄存器
串行 输入
2021/8/13
图5-4 4位右移位寄存器
第12页/共114页
同步时序 逻辑电路
13
② 工作过程
指③逐位状将依态数次表码输11入01）右。移串行输入给寄存器（串行输入是
在接收数表码5-前2 ，4从位右输移入位端寄输存入器状一态个表负脉冲把各触
发器置为0状态（称为清零）。

电工电子学_触发器和时序逻辑电路(PPT87页)

电工电子学_触发器和时序逻辑电路(PPT87页)
所寄存的数据就向左或向右顺序移动一位。 单向移位寄存器
按移位方式分类 双向移位寄存器
电工电子学B
电工电子学B
电工电子学B
电工电子学B
电工电子学B
（2）并行、串行输入/串行输出寄存器
0
并行输入
寄存指令
d3
d2
d1
d0
&
&
&
&
移位脉冲 CP
串行输D入
1 清零
SD Q3
F3
D
RD
SD Q2
F2
D
所谓电路能够自启动，是指当电源接通或由于干扰信号 的影响，电路进入到了无效状态，在脉冲作用下，电路能 够进入到有效循环；否则，电路不能够自启动。
由状态转换真值表和状态转换图可知，电路具有自启动 功能。电路由无效状态转换到有效状态过程中的输出为无 效输出。
电工电子学B
13.2.1 时序逻辑电路的分析
Qn1 1
Q1Q0
Q1
Q0
Q1
Q0
Qn1 2
Q2Q1 Q0
电工电子学B
13.2.1 时序逻辑电路的分析
（3）根据状态方程和输出方程列出逻辑状态转换真值表
电工电子学B
13.2.1 时序逻辑电路的分析
（4）电路用了3个触发器，电路应该有个状态，由状态 转换真值表和状态转换图均可知，电路只使用了5个状态： 000、001、010、011、100，这5个状态称为有效状态。电路 在脉冲作用下，在有效状态之间的循环，称为有效循环。 电路还有3个状态（101、110、111）没有使用，这3个状态 称为无效状态。电路在脉冲作用下，在无效状态之间的循 环，称为无效循环。
电工电子学B

电工电子技术基础课件：触发器与时序逻辑电路

电工电子技术基础课件：触发器与时序逻辑电路

触发器和时序逻辑电路——双稳态触发器
节首页 上一页 下一页
触发器和时序逻辑电路——双稳态触发器
一、基本 RS 触发器
基本 RS 触发器由两个与非门交
叉连接而成，具有记忆功能。
它有两个输出端 Q 和 ，
两者逻辑状态相反。
SD
& G1
Q
&
Q
G2
RD
逻辑图
两个稳定状态：
SD
Q = 0，Q = 1，称为复位状态(0 态)；R D
章目录 上一页 下一页
触发器和时序逻辑电路
第 11 章 触发器和时序逻辑电路
数字电路按照功能的不同分为两类：组合逻辑电路； 时序逻辑电路。
组合逻辑电路的特点：只由逻辑门电路组成，它的输 出变量状态完全由当时的输入变量的组合状态来决定，而 与电路的原来状态无关，它不具有记忆功能。
时序逻辑电路的特点：它的输出状态不仅决定于当时 的输入状态，而且还与电路的原来状态有关，也就是时序 逻辑电路具有记忆功能。
CP
可控RS 触发器逻辑式
R
Q S CP Q ， Q R CP Q
SD
&
&
Q
G3
G1
&
&
Q
G4
G2
RD
逻辑电路
和 是直接置 0 和直接置 1 端 ，就是不经过时钟脉 冲的控制可以对基本 触发器置 0 或置 1 ，一般用于强迫置位。 在工作过程中它们处于 1 态。
节首页 上一页 下一页
触发器和时序逻辑电路——双稳态触发器
当 S D 端加负脉冲时，不论触发器
的初始状态是 1 态，还是 0 态，均有
&

电路与电子技术第10章-组合逻辑电路课件.ppt

电路与电子技术第10章-组合逻辑电路课件.ppt
33
第10章 门电路与组合逻辑电路
（1） 逻辑表达式 用与、或、非等运算和括号来描述逻辑函数的表达式
如： Y A(B C) D
输出变量： Y
输入变量： A、B、C
反变量: 字母上有非号， 如： D
原变量: 字母上没有非号， 如： A、B、C
34
第10章 门电路与组合逻辑电路
（2） 逻辑状态表
0•A=0 A•0=0 1•A=A
A•1 =A A•A=A
A• A 0
0+A=A
A+0=A
1+A=1
1=0
非 0=1
运 算
0=0
1=1
A A
A+1 =1 A+A =A
A A1 29
第10章 门电路与组合逻辑电路
3. 逻辑代数运算定律 交换律： A + B = B + A
A•B =B•A
结合律： ABC = (AB) C =A (BC)
T5
A、B 有一个为 0 或都为 0 时：
T1 发射结导通， T1 集电结和 T2 、T5 均截止 复合管 T3 、T4 导通，Y 为 1
21
第10章 门电路与组合逻辑电路
常用 TTL 集成与非门 74LS00
74LS00 有 4 个两输入与非门，完全相同
Y AB
A、B 为输入端 Y 为输出端 4 个与非门电源公共 第 14 脚接 + 5V 直流电源 第 7 脚接电源的地
(2) 配项法
应用 B B( A A)
[例] Y AB AC BC AB AC BC( A A) AB AC ABC ABC
AB(1 C ) AC(1 B) AB AC

时序逻辑电路讲解ppt

时序逻辑电路讲解ppt

Q JQ C KQ
CP
J K AQn AQn ，A与Qn是异或关系
A与Qn相同时， J K 0 Qn1 Qn 具有保持原状态功能
A与Qn不同时，J K 1 Qn1 Qn 具有计数功能
时序逻辑电路
特点:
在数字电路中,凡就是任一时刻得稳定输出不仅决定 于该时刻得输入,而且还与电路原来得状态有关者,都 叫做时序逻辑电路,简称时序电路。
3、动作特点: 在CP=1得全部时间里,输入信号 得变化都对主触发器起控 制作用,所以当CP下降沿到达时从触发器得状态不仅仅由 此时刻输入信号得状态决定,还必须考虑整个CP=1期间输 入信号得变化过程。
三、 主从RS、JK触发器
主从RS触发器 的图形符号
S
1S
Q
CP C1
R
1R
Q
主从JK触发器 的图形符号
4. 根据状态转换情况总结电路功能。
例:时序电路见下图, FF1～FF3为主从JK触发器、下降沿动作。 分析其逻辑功能。输入端悬空时等同逻辑1。
1J
Q1
C1
1K
Q1 &
FF1
1J
Q2
C1
1K
Q2
FF2
& 1J Q3 &
1
Y
C1
1K
Q3
FF3 CP
J1 Q2 • Q3
K1 1
1、驱动方程 J2 Q1
RD
0–t1： RD=0、 SD=1
Q=1、Q=0
SD t1 t2 t3 t4 t5 t
t1–t2： RD= SD=0
保持Q=1、Q=0
t2 –t3： RD=1、 SD=0
Q
t
Q=0、Q=1

第11章-触发器和时序逻辑电路ppt课件(全)

第11章-触发器和时序逻辑电路ppt课件(全)

说明
连续输入 4个1
单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下， 可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n 个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1 端获得并行的n位二进制数码，再用n个CP脉冲又可实 现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存 器便被清零。
4）特性方程
Qn1SRQnJQnKQ nQn
CP=1期间有效
JQnKQn
5）波形图
CP
J
K Q
11.1.4 同步D触发器
1）电路结构和逻辑符号
Q
Q
Q
Q
G1 & SD
& G2 RD
G1 &
& G2
G3 &
& G4
S 1
D
CP R
a)D触发器的构成
2）功能描述
G3 & S
& G4 R
D
CP
b)D触发器的简化电路
3）特性表
CP J K Qn 0 ×××
1 000 1001 1010 1011 1100 1101 1110 1111
Q n +1
功能
Q n Q n1 Q n 保 持
0 Q n1 Q n 保 持
1
0 Q n1 0 置 0
0
1 Q n1 1 置 1
1
1
Q n1 Q n 翻 转
0
JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转
CR M 1 M 0 CP
0 × ×× 1 0 0× 10 1↑ 11 0↑ 11 1×

电工学时序逻辑电路-PPT精品

电工学时序逻辑电路-PPT精品

13
Q
Q
章
时 序 逻 辑 SD
& 1
电 路
0S
&
置 1
3
维
持 线
1
A
&
5
00
& 2
1R
& 4
B0
& 6
如果 S = D = 0
门 4 和门 5 同时 RD 被关闭！
D 的变化不能传 递到 S、R 端。
置 0 维 持 线
CP 1
D1
大连理工大学电气工程系
第
13
章
真值表
时
D Qn+1
序
逻
0
0
辑
电
1
1
路
置 0
B=D
维 持
A=D
线
大连理工大学电气工程系
第
13
Q =D
章
时 序 逻 辑 SD
& 1
电
DS
路
&
置 1
3
维
持 线
D=
A
&
5
CP 1
29
Q
(2) 当CP 由 0变1 时
门 3 和门 4 打开
&
2
S=D
RD
DR
则
&
4
置
0
维
B
=
D
持 线
&
6
R=D Q=D
D
大连理工大学电气工程系
第
13
Q
章
时 序 逻 辑 SD
大连理工大学电气工程系
9
第
13 章

《电工电子技术基础》第10章触发器和时序逻辑电路.ppt

《电工电子技术基础》第10章触发器和时序逻辑电路.ppt
集成JK触发器74LS112的引脚排列图
VCC 1R D 2 R D 2CP 2K 2J 2S D 2Q
16 15 14 13 12 11 10 9 74LS112
·
12345678
第2页
1CP 1K 1J 1S D 1Q 2Q 2Q GND
74LS112芯片中包括两个JK触发器，因此也称为双JK 触发器，采用边沿触发方式。管脚排列图中的J和K是控制 信号输入端；Q和Q是互非的输出端；CP是时钟脉冲输入 端；SD、RD是直接置1端和置0端；字符前面的数字是区分 两个触发器的标志数字。
第2页
10.1.1. RS触发器
1. 基本RS触发器
一对具有互非关系的输出端，其中 Q 的状态称为触发器的状态。
Q
Q
Q
Q
&
&
S
R
第2页
SD
RD
SD
RD
(a) 逻辑图
(b) 逻辑符号
一对输入端子均为低电或有效。
由两个与非门构成的基本RS触发器。
基本RS触发器的工作原理
Q
Q
&
&
1
2
①当RD=0、SD=1时：Qn+1=0，置0功能； ②当RD=1、SD=0时：Qn+1=1，置1功能； ③当RD=1、SD=1时：Qn+1不变，保持； ④当RD=0、SD=0时：Qn+1不定，禁止态。
冲后，触发器状态必定与原来的状态相反，即 Q n1 Q n 。由于每来一
个 CP 脉冲触发器状态翻转一次，故这种情况下触发器具有翻转功能。
第2页
J
0
波
0
形
1
图
1

第10章 触发器和时序逻辑电路(修改1)

第10章 触发器和时序逻辑电路(修改1)
数字电路
基本单元
组合逻辑电路 逻辑门电路 时序逻辑电路 触发器
特点 无记忆功能 有记忆功能
工作状态
无稳态触发器 单稳态触发器 双稳态触发器
逻辑功能
RS触发器 JK触发器 D触发器 T触发器
触发方式
电平触发 主从触发 边沿触发
电路结构
四门钟控型 维持阻塞型
主从型
本章要点
• 触发器 • 时序逻辑电路的特点、描述方法和分析 • 计数器和寄存器的功能和应用
有两种稳定的状态“0”和“1”
双稳态触发器
信号触发时，可能 “0”变为“1”
或“1”变为“0”
翻转
10.1.1 基本RS触发器
一、用与非门构成的基本R-S触发器
1、逻辑电路
两个互反的输出信号
Q
Q
①有两个互补的输出端 Q
. 反馈线 .
和Q ；
②输出可保持两个稳定状态： & G1
& G2
0 状态—— (Q0、Q1)
3.逻辑功能
CP R S Q Q 0 φ φ 保持 1 0 0 保持 10110 11001 1 1 1 不确定
4.逻辑符号
Q
Q
RD R C S SD
5.钟控触发器的特点
电位触发方式也叫电平触发方式，钟控触发器采用 的就是电位触发方式。
很明显，当 CP=1 时，触发器可以被输入信号触发， 改变（或保持）状态； 当 CP=0 时，触发器不能被输入信号改变， 处于保持状态。
1.逻辑电路
Q
Q
G1 & G3 &
& G2
从
触
发
& G4
器
Q′ S ′

电工电子技术说课 ppt课件

电工电子技术说课 ppt课件
《电工电子技术》说课
适用计算机辅助设计与制造专业
说课人：机电系 陈红玲
1
说课项目
课程性质 教学目标
主要 内容
课程衔接与设计 教学改革
教学单元设计
能力考核评价
课程教学效果
2
精品资料
• 你怎么称呼老师？ • 如果老师最后没有总结一节课的重点的难点，你
是否会认为老师的教学方法需要改进？ • 你所经历的课堂，是讲座式还是讨论式？ • 教师的教鞭 • “不怕太阳晒，也不怕那风雨狂，只怕先生骂我
4、常用测量工具及仪器使用能力； 3、进一步掌握不对称负载时这两种 3、培养学生对待工作严谨的态度和工
5、电路分析、计算、调试、检测 连接方法下线电压、相电压及线电流、 作责任心等职业操作规范。
能力。
相电流的关系。
重点：1、负载作星形联接、三角形联接的方法； 2、线电压、相电压及线电流、相电流的关系；
❖ 初步掌握用电安全知识。
9
(二) 能力目标 ❖ 掌握高等电类工程技术人员所必需具备的电路、
磁路、模电、数电的基础知识及分析计算的基 本方法；
❖ 初步具备工程计算和实验研究的能力。
10
(三) 综合素质目标 A
实事求是和严谨的态度
B
安全意识和责任意识
C
沟通、协作和组织协调能力
D
团队合作精神
E
严格的科学态度和分析问题的逻辑性与条理性
笨，没有学问无颜见爹娘 ……” • “太阳当空照，花儿对我笑，小鸟说早早早……”
4
一、课程性质
核心课程2
电子与电工技术
学期
2
总学时 72
理论 学时
50
实践 学时
22
职业能力要求： 一般电路的计算与应用能力； 电路的合理选择与应用能力； 供电、配电及用电各个环节的基础电气安全知识与实际应用能力。

第10章时序逻辑电路PPT课件

第10章时序逻辑电路PPT课件
SD
A--〉B VA
A
&• Q
S B
VB &• Q
RD
Q
+5V
第7页/共88页
B--〉A
电工和电子技术（下） 第6章 时序逻辑电路
6.1.1 同步RS触发器
电路
符号
Q
Q
B& SD
D&
&A RD
&C
S
R
CP
时钟脉冲
第8页/共88页
S RD Q
CP
Q
R SD
电工和电子技术（下） 第6章 时序逻辑电路
数码寄存器 存放二进制数码的逻辑部件
Q3
Q2
Q1
Q0
QQ 清零 RDCP D
QQ RDCP D
QQ RDCP D
QQ RDCP D
CP
d3
d2
d1
d0
第22页/共88页
电工和电子技术（下） 第6章 时序逻辑电路
6.2.2 移位寄存器 每加入一个CP脉冲，每个触发器中所
1. 单向移位寄存器 存储的数码就依次向左或向右移一位
Cr DSR D0 D1 D2 D3DSLGND
Cr DSR D0 D1 D2 D3DSLGND
1
第26页/共88页
5V 清零 SB
时序逻辑电路的描述方法
• 状态方程 • 状态表 • 状态图 • 时序图
第27页/共88页
电工和电子技术（下） 第6章 时序逻辑电路
6.3 计数器
计数器能对进入计数器的脉冲数进行累计， 不仅可作计数器，还能作分频器。 按计数进制模数不同有二进制、十进制和N （任意）进制计数器；按计数器是递增还是 递减，可分为加法、减法和可逆计数器；按 计数脉冲引入方式和触发器翻转时刻的不同， 由分为同步和异步计数器。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0
第2页
约束条件： SD + RD = 1
111
1
基本RS触发器的波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图。
RD SD Q
Q
置1 保持 置1 置0
保持 置1 禁止 不定 置1
第2页
2. 同步RS触发器
Q
Q
Q
Q
G1 &
SD G3 &
& G2 RD
& G4
Q
Q
S CP R
第2页
基本RS触发器的次态真值表
SD
RD
RD端称为清“0”端，只要它为 低电平，输出即为“0”。
SD端称为置“1”端，只 要它为低电平，输出即
为“1”。
特征方程： Qn+1 = SD + RD • Qn
SD RD Qn 000 001 010 011 100 101
110
Qn+1 不定 不定
1 1 0 0
第2页
逻
辑J
功 CP K
能
&S1 C1
主 触
Q1
发
S D S2 C2
从 触
Q2
发
Q
&R1 器 Q1
R2 器 Q2
Q
RD
分
1
析
保持功能
（1） J 0 、 K 0 。设触发器的初始状态为 0，此
时主触发器的 R1 KQ 0 、 S1 JQ 0 ，在 CP 1 时主
触发器状态保持 0 状态不变；当 CP 从 1 变 0 时，由于从
输出的现态而变化的情况。
因此，描述触发器状态变化的方法有四种：逻辑表达式、真值
表、时序波形图及状态转换图。
第2页
10.1.2 JK触发器
基本RS触发器和钟控的RS触发器都是采用的电位触发方式。 电位触发方式的钟控RS触发器有一个显著的毛病—存在“空 翻”现象。所谓空翻，就是指：在CP=1期间，若输入RS的状态 发生多次变化，输出Q将随着发生多次变化。
S CP R (a) 逻辑电路
S CP R (b) 逻辑符号
CP＝0时，RD=SD悬空为1，无论输入何态，触发 器均保持原态不变。
CP＝1时，触发器输出状态由R和S及Qn决定。
钟控RS触发器功能真值表
CP
R
S
Qn+1
功能
0
××
Qn
保持
1
00
Qn
保持
1
01
1
置1
1
10
0
置0
1
1 1 不定 不允许
第2页
第2页
JK触发器的工作原理
J CP
1
&S1 C1
主 触 发 器 Q1
SD S2 C2
从 触 发 器 Q2
Q
K
&R1
Q1
R2
Q2
Q
RD
QQ SD J C KRD
10
(a) 电路
(b) 逻辑符号
（1）接收输入信号的过程 CP=1时，主触发器被打开，可以接收输入信号J、K，其输出 状态由输入信号的状态决定；但由于CP=0，从触发器被封锁， 无论主触发器的输出状态如何变化，对从触发器均无影响，即 触发器的输出状态保持不变。
当触发器出现空翻现象时，一般就无法确切地判断触发器的 状态了，由此造成触发器的使用受到限制。
为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间 至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了 能够抑制空翻现象的主从式触发器、边沿触发方式的JK触发器和 D触发器等。
本节向大家介绍的JK触发器是功能完善、使用灵活和通 用 性 较 强 的一 种 触 发 器 。 常 用 型 号有 74LS112、CC4027和 74LS276等。
第2页
10.1.1. RS触发器
1. 基本RS触发器
一对具有互非关系的输出端，其中 Q 的状态称为触发器的状态。
Q
Q
Q
Q
&
&
S
R
第2页
SD
RD
SD
RD
(a) 逻辑图
(b) 逻辑符号
一对输入端子均为低电或有效。
由两个与非门构成的基本RS触发器。
基本RS触发器的工作原理
Q
Q
&
&
1
2
①当RD=0、SD=1时：Qn+1=0，置0功能； ②当RD=1、SD=0时：Qn+1=1，置1功能； ③当RD=1、SD=1时：Qn+1不变，保持； ④当RD=0、SD=0时：Qn+1不定，禁止态。
第2页
钟控RS触发器的特征方程
特征方程：Qn+1 = S + R • Qn 约束条件： S·R= 0
钟控RS触发器的状态转换图
0或1表示输出变量的状态
Hale Waihona Puke S＝1，R＝0RS取值表示输入变量的现态
S＝ 0
0
R＝ ×
1
S＝×
R＝0
S＝0，R＝1 箭头表征了输出变量的转换情况
显然，触发器的状态转换图也可反映触发器输出状态随输入及
第2页
10.1 触发器
触发器是最简单、最基本的时序逻辑电路，常用 的时序逻辑电路寄存器、计数器等，通常都是由各类 触发器构成的。
触发器有两个稳定的状态：“0”状态和“1’状 态；
不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。
根据上述触发器的特征可知，触发器可以记忆1 位二值信号。根据逻辑功能的不同，触发器可以分 为基本的RS触发器、时钟控制的RS触发器、JK触 发器、 D触发器、T和T´触发器；按照触发方式的 不同，又可分为电位触发器和边沿触发器。
RS、JK、D、T触发器及其应用
第二篇
10.1 触发器 10.2 计数器 10.3 寄存器 10.4 脉冲信号的产生与波形变换
第二篇
学习目的与要求
了解和熟记触发器和门电路的基本 区别；理解和牢记各类触发器的功能及 其触发方式；掌握时序逻辑电路的分析 方法；理解时序逻辑电路的设计思路及 学会简单的同步时序逻辑电路的设计方 法；理解计数器、寄存器的概念和功能 分析；学习利用数字电路实验台进行寄 存器、计数器实验的步骤和方法。
第2页
J CP 0
&S1 C1
主 触
Q1
发
S D S2 C2
从 触
Q2
发
Q
K
&R1 器 Q1
R2 器 Q2
Q
RD
11
（2）输出信号变化的过程 当CP下降沿到来时，即CP由1变为0时，主触发器被封锁，
无论输入信号如何变化，对主触发器均无影响，即在CP=1期 间接收的内容被主触发器存储起来。同时，由于CP由0变为1， 从触发器被打开，可以接收由主触发器送来的信号，触发器的 输出状态由主触发器的输出状态决定。在CP=0期间，由于主 触发器保持状态不变，因此受其控制的从触发器的状态也即Q、 Q的值当然不可能改变。
主 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状
要 态保持不变，与基本RS触发器相比，对触发器状态的转变增加
特 点
了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况， 否则会使触发器处于不确定的状态。
CP
波R 形S 图
Q
Q
不 置 不 置不置 不置 不保不 变 1 变 0 变 1 变 0 变持变