当前位置：文档之家 › 湘潭大学数字电路课件 第4章 组合逻辑电路

湘潭大学数字电路课件 第4章 组合逻辑电路

  • 格式：ppt
  • 大小：18.04 MB
  • 文档页数：199

下载文档原格式

  / 199

合集下载

数字电路组合逻辑电路ppt课件

数字电路组合逻辑电路ppt课件

一、普通编码器
任何时刻只允许 输入一个编码信 号，否则输出将 发生混乱。
3位二进制（8线－3线）编码器 12
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
10000000000
01000000001
00100000010
00010000011
00001000100
00000100101
9
3.交通信号灯的正常工作状态与故障状态
10
4.设计一个路灯控制电路，要求实现 的功能是：当总电源开关闭合时，安装 在三个不同地方的三个开关都能独立地 将灯打开或熄灭；当总电源开关断开时， 路灯不亮。
11
4.3 若干常用组合逻辑电路
4.3.1 编码器
编码：将一组信号按一定规律编码，每 一组代码都有确定的含义。 编码器：实现编码功能的逻辑电路。
29
30
4.3.3 数据选择器
在多路数据传送过程中， 能够根据需要将其中任意
输 入 数
一路挑选出来的电路，叫 据
做数据选择器，也称为多
路选择器或多路开关。
选择控制信号
31
采用CMOS传输门结构的数据选择器CC14539
32
33
双4选1数据选择器74LS153
34
用两个4选1数据选择器接成的8选1数据选择器
4.2.1 组合逻辑电路的分析方法 分析步骤：
1. 由逻辑图逐级写出各输出端的逻辑表达式 2. 化简（最简与或式）和变换各逻辑表达式 3. 列出真值表 4. 根据真值表和逻辑表达式对电路进行分析， 并确定电路的功能
3
4
5
4.2.2 组合逻辑电路的设计过程
设计步骤： 1.逻辑抽象:分析问题的因果关系，确

数字电路 第四章组合逻辑电路课件

数字电路 第四章组合逻辑电路课件

优先级别从 I9 至 I0 递降
逻辑表达式
Y3 I 9 I 9 I 8 I 9 I 8 Y2 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I I I I I I I I I I I I 9 8 7 9 8 6 9 8 5 9 8 4 Y1 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I9 I8 I 7 I9 I8 I 6 I9 I8 I5 I 4 I3 I9 I8 I5 I 4 I 2 Y0 I 9 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 9 I 8 I 7 I 8 I 6 I 5 I 8 I 6 I 4 I 3 I 8 I 6 I 4 I 2 I1
1进行逻辑抽象1分析事件的因果关系确定输入变量和输出变量2定义逻辑状态的含义3列出真值表2写出逻辑函数式3选定器件类型将逻辑函数变换为适当形式4画出逻辑电路连接图不是必需的设计者人为选定原因结果一般为最简与或表达式真值表电路功能描述设计一个楼上楼下开关的控制逻辑电路来控制楼梯上的路灯使之在上楼前用楼下开关打开电灯上楼后用楼上开关关灭电灯
真值表
Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0

第四章 组合逻辑电路课件

第四章 组合逻辑电路课件

1 1
1 1 1
. . .
1
1 1
(3)IN6 (4)IN7 (5)ST
.
.
.. . . . .. . .
. . . . .
. . . . . . . . . .
& & ≥1 &
YEX(14)
Y0(9)
& &
& ≥1 & & & & ≥1 & & &
Y1(7)
1 1
.
1
Y2(6)
1
图4-3-3 优先编码器逻辑图
IN5
× 1 × × 0 1 1
IN6
× 1 × 0 1 1 1
IN7
× 1 0 1 1 1 1
Y2
1 1 0 0 0 0 1
Y1
1 1 0 0 1 1 0
Y0
1 1 0 1 0 1 0
YEX
1 1 0 0 0 0 0
YS
1 0 1 1 1 1 1
0
0 0
×
× 0
×
0 1
0
1 1
1
1 1
1
1 1
1
1 1
观察真值表4－3－1，对应表中 只有8个状态，而其余248个状态所 对应的最小项均为约束项，利用约 束项化简得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y I I I I 0 1 3 5 7
若用与非门实现，需将上式化成与非形式， 如图4－3－3所示。
组合逻辑电路的设计步骤：
(1)分析设计要求，列出真值表，用卡诺图化简逻 辑函数，写出设置输入函数最简与或表达式； (2)在最简式F中，寻找有用的添加项，提取公共 因子，再用公共尾部替代，最后变换为与非式； (3)根据函数F的与非表达式画出电路图。

第4章 (14)教材配套课件

第4章 (14)教材配套课件

第4章 组合逻辑电路
解：将公式进行一步细化，可以得到如下公式
该电路有两部分电路组成：一个是四选一的数据选择器， 另一个是四选一的数据分配器。数据选择器的输出连接数据 分配器的输入。
令4条输入线对应的变量为X3~X0，4条输出线对应的变 量为Y3~Y0，4个地址输入变量为A3~A0。电路如图4.12所示。
第4章 组合逻辑电路
由真值表中可知：S=A⊕B ⊕ CI， CO=A·B+A·CI+B·CI。
第4章 组合逻辑电路 全加器的逻辑电路和逻辑符号如图4.22所示。
图4.22 全加器
第4章 组合逻辑电路 仿真波形如图4.23所示。
图4.23全加器功能波形
第4章 组合逻辑电路
没有低位进位的加法器称为半加器，即(CO,S)=A+B， 其真值表如表4.13所示。
其中L为有效电平，值为1表明高电平有效，为0表明低 电平有效。
第4章 组合逻辑电路 1. 2线-4线译码器 74LS139是两个2线－4线译码器，每个译码器的逻辑符
号如图4.16所示。
图4.16 2线－4线译码器的逻辑符号
第4章 组合逻辑电路
第4章 组合逻辑电路 各输出的逻辑函数表达式为：
第4章 组合逻辑电路 2. 3线-8线译码器 74LS138是最为常用的译码器，其逻辑符号如图4.17所
第4章 组合逻辑电路
第4章 组合逻辑电路
4.1 电路的分析与设计 4.2 数据选择/分配器 4.3 编/译码器 4.4 加/减法器 4.5 数值比较器 4.6 竞争与冒险
第4章 组合逻辑电路
4.1 电路的分析与设计
4.1.1 电路分析 分析组合电路时，首先从输入端开始，逐级推导出输出

数字电路第四版第4章组合逻辑电

数字电路第四版第4章组合逻辑电

03
利用多路复用器、编码 器等集成度更高的元件 代替多个小规模元件。
04
优化布线，减少不必要 的连线，降低元件间的 耦合。
提高电路速度
01
02
03
04
选择高速的逻辑门和元件，以 提高信号传输速度。
优化电路结构，减少信号传输 路径和延迟。
适当增加驱动强度，提高信号 的驱动能力。
避免信号在电路中产生反射和 振荡，减小信号延迟。
降低功耗
选择低功耗的逻辑门和元件，降低静 态功耗。
采用适当的电源管理技术，如电源关 断、时钟关断等，降低功耗。
优化电路结构，减少不必要的逻辑门 和元件，降低动态功耗。
优化布线，减小连线的电阻和电感， 降低信号传输过程中的功耗。
06 组合逻辑电路的实例分析
实例一：简单计算器电路
01
02
功能描述
实现基本的加、减、乘、除运 算功能。
的形式。
卡诺图法
利用卡诺图法将逻辑函 数表达式转换为易于实
现的形式。
卡诺图设计法
卡诺图法的基本原理
利用卡诺图法进行逻辑电路设 计的基本原理和方法。
卡诺图的构造
介绍如何构造卡诺图，以及卡 诺图中最小项和最大项的表示 方法。
卡诺图的简化
介绍如何利用卡诺图进行逻辑 函数的简化，以及如何利用卡 诺图进行逻辑电路的设计。
分析逻辑表达式时，需要注意表达式的化简，以减少所需的逻辑门数量，提高电路 的效率。
真值表分析
真值表是描述组合逻辑电路所有可能 输入情况下输出结果的表格。通过真 值表，可以全面了解电路的功能。
真值表可以帮助我们发现电路中可能 存在的冒险现象，如无关项引起的竞 争冒险。
真值表的列对应于输入变量的所有可能取值 ，行对应于输出变量的所有可能取值。在每 个格子中，填写对应输入取值下的输出取值 。

《组合逻辑电路》PPT课件

《组合逻辑电路》PPT课件

Y1
Y0
19
2-4译码器 功能表
E
A B
2-4 译码器
YYYY3210
E
E AB 0 00 0 01
Y3 Y2 Y1 Y0 1110 1101
0 10 1 0 1 1
Y3=A B E=M3 E B A Y2=A B E=M2 E Y1=A B E=M1 E Y0=A B E=M0 E
0 11 0 1 1 1 1 ** 1 1 1 1
X3
Y2
X2
X1
Y1
X0 EO
精选ppt
X3 4-2
X2 编
Y2
X1 码
X0 器
Y1
E0
X3 X2 X1 X0 Y1 Y0 EO 1111 00 0 1110 00 1 1101 01 1 1011 10 1 0111 11 1
10
74LS148 8-3优先编码器
精选ppt
11
74LS148 8-3优先编码器
1 E A B C D精选ppt
08 91 120 131 142 153 164 175
74LS138(H)
E1 E21 E22 A B C
25
74LS139 DUAL 2-4译码器
0123
74LS139
E AB
0123
74LS139
E AB
精选ppt
26
用2-4译码器实现4-16译码器
0123
精选ppt
Ei 0 1 2 3 4 5 6 7
15
74LS147 10-BCD编码器
• 输入1~9, 低有效 • 输出为0~9的BCD码, 低有效 • 无有效输入时输出0的BCD码 • 是优先编码器, 9的优先级最高 • 问题: 可否作为8-3优先编码器? 如果可以,

数字电路第四章组合逻辑电路


(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC




（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n

《组合逻辑电路》PPT课件


输入
输出
DCBA
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 201211/31 /21 6
Y 2Y 1Y 0
001 001 001 001 001 001 010 010 010 010 010 100 100 100 100 100
2021/3/26
（第4章-13）
例1：设计一个监视交通信号灯状态的逻辑电路
R
A 如果信号灯 Z
出现故障，
G
Z为1
2021/3/26
（第4章-14）
输入变量 输
出
1. 抽象
R AGZ
• 输入变量: 红（R）、黄（A）、绿（G）
• 输出变量： 故障信号（Z）
2. 写出逻辑表达式
0 001 0 010 0 100 0 111
例3：试分析图示电路的逻辑功能，指出该电路的用途。
解： 1.根据逻辑图写出逻辑式
Y2 DC DBA DC DBA
D
1
C
1
B
Y1 DCBDCBDCA A
1
DCBDCBDCA 1
&& & && &&
Y0 DC DB DC DB
&
&
&
Y2
Y1
Y0
2021/3/26
（第4章-11）
2.列出真值表
1 000
Z R 'A 'G ' R 'A R G 'G A R' A RG AG
1 011Biblioteka 1 1012021/3/26

数电课件第四章 组合逻辑电路讲解

将有特定含义的输入信号编成不同(bù tónɡ)代码输出的 组合逻辑电路，称为编码器。
在具体硬件电路上，编码就是对输入相应信号线出现的 “有效”信号时，对该线（信号）进行编码并输出。如：一条 信号线出现高电平时，表示一个特定的含义事件发生，时常需 要对此进行编码，以通知系统；而出现低电平时表示正常，无 特殊情况发生。这是对高电平编码，信号线出现高电平时，称 为高电平有效（信号有效），出现低电平成为信号无效。
精品资料
一种(yī zhǒnɡ)技巧性方法
X1AB,XC 2ABC Y2A BAC BC Y1X1X2Y2
Y2 BC
A
00 01 11 10
0
1
1
111
Y1 BC
A
00 01 11 10
0
1
1
11
1
精品资料
X1 BC
A
00 01 11 10
0
1
1
X2 BC
A
00 01 11 10
0
111
11111
第四章 组合(zǔhé)逻辑电路
4.1 概述(ɡài shù) 4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4 MSI分析与设计 4.5 竟争与冒险 4.6 小结
精品资料
4.1概述(ɡài shù)
组合逻辑电路特点：输出只与当前的输入情况有关，与以前 (yǐqián)的输入输出无关。结构上从输出到输入没有反馈回路。 （无记忆）
111
11
0
11111111
111
10
0
0 × × × × × × ×
000
01
0
1 0 × × × × × ×

数字电路 第 4 章 组合逻辑电路

二、只有原变量没有反变量输入，且用与非门实现
几个名词: 生成项 (多余项，添加项）
为生成项
尾部因子：是指每个乘积项中带非号部分的因子
F AB AB BC AD ABDB AC AABCDB ABCD
A B C
D
BD
AC
ABCD
例
例 在只有原变量，没有反变量输入条件下，用与非门实现
例
现在没有反变量 输入，所以其逻 辑电路如图
第1级反相器用来产生 反变量，比前一个图多 了一级门，为3级门的 电路结构
例
上图所示电路不是最佳结果。若对
F AB AB BC AD
进行合并，得
F AB AB BC AD A( B D) B( A C ) ABD B AC ABD B AC
F * (a, b, c, d ) m(14,13,12,10,9,8, 7, 6,5,1)
②采用与非器件的设计方法，求出F*的与非－与非表达式
③再求 F*的对偶式得F的或非－或非表达式
*四、多输出组合逻辑电路的设计
1、什么是多输出函数的组合逻辑电路?
它是一种同一组输入变量下具有多个输出的逻辑电路， 其框图见图所示。
特点
组合逻辑电路特点:
(1)从电路结构上看,基本由逻辑门电路组成； (2)不存在反馈，不包含记忆元件 (触发器)。
从逻辑功能上看,任一时刻的输出仅仅与该时
刻的输入有关，与该时刻之前电路的状态无关。
即时输入决定即时输出。
常用组合模块
常用组合模块（中规模集成电路）:
编码器、译码器、加法器、 数据选择器、数值比较器、 奇偶校验器等。
3级门的电路结构，比 上图少4个反相器
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

组合逻辑电路的手工设计示例
方案1：采用多路数据选择器
方案2：采用3线-8线译码器
组合逻辑电路的设计方法
练习：设两个一位二进制数A和B，试设计判别器，若 A>B,则输出Y为1，否则输出Y为0. A B Y 解：1.由题意列出真值表为 0 0 0 2. 由真值表写出输出端的逻辑式
Y AB
3. 画出逻辑电路图，如图所示
0 1 0 0 0 0 0 0
输入 I3 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0
8 线 | 3 编码器 线 编 码 器
I4 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 0 I5 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 I6 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0
时序 逻辑电路
⒈ 组合逻辑电路定义
组合逻辑电路是实现某一逻辑功能而没有 记忆特性的数字电路。 其特点是电路任意时刻的稳态输出仅取决 于该时刻的输入信号，而与电路原来的状 态无关。

电路结构特点
组合逻辑电路仅由门电路组成; 电路中无记忆元件，输入输出之间无反馈。
组合电路框图及一般表达式为：
输入 逻辑 变量
x1 x2 xn
组合电路
图4-1组合逻辑电路框图
F1 输出 F2 逻辑 Fm
函数
F1=f1(x1, x2,… xn) F2=f2(x1, x2,… xn) … Fm=fm(x1, x2,… xn)


组合逻辑电路的表示方法有：
函数表达式 一般为与或式，但形式不惟一，通过变换可实现用不同
设：二数为
A=an-1an-2...a1a0 b0之和的奇偶性。
B=bn-1bn-2...b1b0
二个n位二进制数之和奇偶性取决于a0和
真值表如下
真值表 a0 0 0 1 1 b0 0 1 0 1 F 0 1 1 0 a0 b0 F
F=a0⊕ b0
4.3
编码器
功能：将电路某种特定的状态
（高电平或低电平）或数字、符号等
八个输入端为I0I7（八种状态） ，与之对应的输出为 C、B、A，共三 位二进制数。
I0 I1 I2 I7 8/3 线 编 码 器
C
B A
编码器的逻辑功能
I0 I1 I2 I3 I4 I5 I6 I7 0 1 0 0 0 0 0 0
输入
3 4
8 线 | 3 编码器 线 编 码 器
5 6 7
C 0 B 0 A 1
转
换
二进制代码
n位二进制代码有 n 2 种不同的组合，可 n 以表示2 个信号。
普通编码器
任何时刻只允许输入一个编码信号，否则 输出将发生混乱。 优先编码器 允许同时输入两个以上编码信号。
根据进制可分为二进制编码器和二－十进制编码器
4.3.1 二进制编码器
1.3位二进制编码器--8线-3线编码器：
4.2 组合逻辑电路手工设计方法
4.2.1 组合逻辑电路的一般设计步骤 1、由逻辑问题抽象出逻辑功能，列出真值表； 2、由真值表写逻辑函数式；
3、化简或变换成适当的形式；
4、选定器件，画出逻辑电路图。 设计要求：按要求得到最简单的逻辑电路。
19 2014-12-18
组合逻辑电路的设计方法
组合逻辑电路的设计过程框图
逻辑图
表示变量之间的逻辑关系，一个逻辑表达式可以用不同逻辑图 实现。逻辑图只反映逻辑功能，不反映电路特性。 是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。
卡诺图
工作波形图
组合逻辑电路的研究内容：
给定 分析： 逻辑图 任 务
分析
得到 逻辑功能 画出 逻辑图
给定 设计：逻辑功能
设计
输入
Ī0 0 1 1 1 1 1 1 1 Ī1 1 0 1 1 1 1 1 1 Ī2 1 1 0 1 1 1 1 1 Ī3 1 1 1 0 1 1 1 1 Ī4 1 1 1 1 0 1 1 1 Ī5 1 1 1 1 1 0 1 1 Ī6 1 1 1 1 1 1 0 1 Ī7 1 1 1 1 1 1 1 0 C 0 0 0 0 1 1 1 1
门电路组成逻辑图。在一定程度上可以直接用于自动设 计的描述，如转化为HDL描述。
真值表 真实地反映出变量取值与函数值之间的关系，通过对其进行状
态赋值可以得到对应的真值表。真值表是判断逻辑关系的有效 手段，真值表具有惟一性。在自动设计中，用真值表描述逻辑 更容易转化为HDL，从而有利于逻辑的自动设计。
由真值表 可知，为 全加器
解：输出端的逻辑式为
Y1 A B C Y2 AB ( A B)C
1 1 1
组合逻辑电路的分析方法
练习3. 分析所示逻辑电路的逻辑功能。
A B C
Y
解：1).由图可得
Y A ABC B ABC C ABC
组合逻辑电路的分析方法
输出 B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
由功能表写出逻辑函数式：
A I I I I
1I I
4 5 6
7
利用了无关 项化简
7
三位二进制编码器
思考两个问题
I0 I1 I2 I3 I4 I5 I6 I7
0 1 1
1 0 1
0 1 0
A B
Y
组合逻辑电路的设计方法
例. 设 x 和y 是两个两位的二进制数，其中x＝x1 x2， y＝y1 y2，试设计一判别器，当x > y 时，输出为1； 否则为0，试用与非门实现这个逻辑要求 解：根据题意列出真值表为 由真值表写出输出函数式为
Y ( x1, y1, x2 , y2 ) mi (i 2,8,9,10,11 ,14)
Y AB AC BC
组合逻辑电路的分析方法
3)由上述最简逻辑式可得输出输入的真值表 表 由真值表可知此电路为非 A B C Y 一致电路，即输入A、B 0 0 0 0 、C取值不一样时输出为 0 0 1 1 1,否则为0.其电路的特点 0 1 0 1 是无反变量输入。
0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 0
输出 S C
0 1 1 0 0 0 0 1
半加器：两个一位二进制数相加，只求 本位和 ，不考虑低位的进位信号。
2014-12-18 14
组合逻辑电路的分析方法
练习2：如图所示电路，分析其逻辑功能。 输出输入真值表为
A 0 0 0 0 1 B C Y1 Y 2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
2．多输出组合逻辑电路的分析
练习1：分析下图的逻辑功能。 一、逐级写逻辑式： B A
1
A B
A B B A
4
2
A B
3
5
AB
2014-12-18
11
二、对逻辑式进行化简：
C AB A B
S B A A B
（德 摩根定理）
B A A B
2
x y (x x y ) x y y
1 1 1 2 2 2 1
x1 y1
x2 y2
00 01 11 10 00 1 01 11 10 1 1 1 1 1
2
逻辑电路为
x1 x2
Y
y1
y2
练习：
设计一个判别二个n位二进制数之和奇偶
性的电路，当二数之和为奇数时电路输出 为1，否则输出为0。
用门电路 (SSI) 逻辑 问题 逻辑 真值表 逻辑 函数式 选定器 件类型 将函数 用MSI组合 式变换 电路或PLD 逻辑 电路图 将函数 式化简 逻辑 电路图
4.2.2 组合逻辑电路的手工设计示例
【例4-3】 用“与非门”或“或非门”设计一个表决电路。设计一个A、B和C 共三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同时A 具有否决权。若全票否决，也给出显示。
b.化简： Y
A ABC B ABC C ABC
A ABC B ABC C ABC ( A B C )( A B C )
2)化简 其卡诺图为
AB AC AB BC AC BC
BC A 00 01 11 10 0 0 1 1 1 1 1 1 0 1
第 4章
组合逻辑电路
本章重点
1、组合逻辑电路在电路结构和逻辑 功能上的特点； 2、组合逻辑电路的分析方法和设计 方法； 3、常用中规模集成组合电路器件的 应用。 4、可编程逻辑器件及其与自动设计 的关系
4.1组合逻辑电路手工分析
组合逻辑电路的特点
逻 辑 电 路
组合 逻辑电路
功能：输出只取决于 当前的输入 组成：门电路（不存在 记忆元件） 当前的输入 功能： 输出取决于 原来的状态 组合电路 组成： 记忆元件
2014-12-18
12
三、列真值表：
逻辑式：
S AB AB
C AB
输入 A B 0 0 1 1 0 1 0 1 输出 S C 0 1 1 0 0 0 0 1
13
2014-12-18
四、确定逻辑功能：
S AB C AB
逻辑功能： 半加器
真值表： 输入 A B
0 0 1 1 0 1 0 1
1.进行逻辑抽象，建立真值表。 设输入为A、B、C，且A具 有否决权。同意用1表示， 不同意用0表示； 输出X为1时表示提案通过； Y为1时表示提案全票否决。 。
2. 画出卡诺图，并用卡诺图化简：
3.Y的逻辑表述
组合逻辑电路的手工设计示例 4. 根据逻辑表达式画出逻辑图。 (1) 若用与-或门实现 (2) 若用与非门实现