数字电路与逻辑设计
授课教师：陈东
电路与电子技术基础教学部
本次授课内容 —— 采用小规模器件设计同步时序电路
同步时序电路的特点
同步时序电路的设计步骤
同步时序电路的电路设计实例
同步时序电路的特点
同步时序电路是数字系统中使用最多的一类时序电路，其特点 是电路中的各触发器共用同一时钟，并在同一时刻进行各自状 态的转换。
异步时序电路：电路中各触发器的时钟可能不只一个， 并且其各自状态的转换不是同时进行的。
根据具体的逻辑问题要求，设计出满足这一要求的最简电路。
时序电路的设计应当力求所使用的器件数目最少，连线最少，即满足电路最简的要求。
设计题目
采用D触发器设计一个模值为六的同步计数器。设计过程：
1. 绘制状态转移图
状态转移表
2. 状态编码，列状态转移表
100
,110,111,011,001,000543210======S S S S S S 偏离状态
☆★ 010、101是两个偏
离状态，必须为它们指定
状态的转移方向，否则无
法保证电路能够自启动。
编码后的状态转移图：
3. 选择触发器，表达式化简这里选择D触发器
利用卡诺图化简、推导状态转移方程：
n n Q Q 213=+n n Q Q 1
12=+
n n n n Q Q Q Q 1
2311+=+n n n Q Q Q Z 123=输出方程：驱动方程：⎪⎩⎪⎨⎧+===n n n n n Q Q Q D Q D Q D 12311223⎪⎩⎪⎨⎧+===+++n n n n n n n n Q Q Q Q Q Q Q Q 12311112213
状态转移方程：
4. 绘制逻辑电路图
同步时序电路是一类常用的时序逻辑电路，设计过程包括：画状态转移图、状态编码、列状态转移表、化简推导表达式（状态转移方程、驱动方程、输出方程），绘制逻辑电路图等步骤。
设计电路时需要特别注意偏离状态的处理，不加处理或处理不好会使设计出来的电路无法自启动，导致电路工作不可靠。
练习题目：
用J-K触发器设计模六可逆计数器，X=0做加法计数，X=1做减法计数。
