第9章串行总线接口技术资料
- 格式:ppt
- 大小:2.34 MB
- 文档页数:47
第1章绪论1. DSP的2种含义:(1). 数字信号处理理论:即数字信号处理(运算),它是利用计算机或专用处理设备,以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理,以得到符合人们需要的信号形式。
(2). 数字信号处理器:是一种特别适用于进行数字信号处理运算的微处理器,其主要应用是实时快速地实现各种数字信号处理、运动控制算法。
2. 采用DSP芯片的数字控制系统具有的显著特点:1)实时性高;2)采样频率高,运算量大。
第2章TMS320x28x的结构1. 哈佛总线结构:程序/数据空间的写操作共用数据总线DWDB,两个操作不能同时进行;从程序空间读(PAB、PRDB),从数据空间读(DRAB、DRDB),向数据空间写(DWAB、DWDB)这3个操作可以同时进行。
哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。
可以减轻程序运行时的访存瓶颈。
2. F2812中有些寄存器的内容是受保护的,其目的是为了避免用户程序错误地改变这些寄存器的值。
当受保护后,允许CPU对该寄存器进行读操作,但任何写操作均被忽略。
如果寄存器是EALLOW保护的,在对该寄存器进行写操作前必须首先执行EALLOW 指令使能;而完成后执行EDIS指令则可以禁止写操作。
3. F2812的外部接口(XINTF)采用异步、非复用的扩展总线,与SCI、SPI的区别是什么?F2812的XINTF映射到5个独立的存储空间。
当访问相应的存储空间时,就会产生一个片选信号。
每个空间都可以独立地设置访问建立、有效和跟踪时间,同时还可以通过XREADY信号来与外设的访问速度和时序匹配。
不使用XREADY信号时,2SYSCLKOUT≤访问周期≤54SYSCLKOUT第3章系统控制、中断1. DSP内部时钟:CLKIN、SYSCLKOUT、HSPCLK、LSPCLK之间的关系,包括它们的最大值、默认值等.2. 高速外设(并口):EVA,EVB,ADCHSPCLK=SYSCLK/(1~14)75MHz复位后的缺省值为:SYSCLK/23. 低速外设(串口):SCIA,SCIB,SPI,McBSpLSPCLK=SYSCLK/(1~14)37.5MHz复位后的缺省值为:SYSCLK/44. CPU定时器和EV中通用定时器的区别?F281×器件上有3个32位CPU定时器(TIMER0/1/2)每个事件管理器包括通用定时器、比较器和PWM单元、捕获单元(CAP)与正交脉冲编码电路(QEP)EV定时器的特点:CPU定时器特点1)计数器字长16位;322)高速外设时钟作为内时钟输入;CPU时钟3)有外部时钟输入引脚(每个EV一个),可用作计数器;仅定时器4)比较寄存器可为QEP、CAP、PWM提供时间基准,触发特定的事件;5)如果不用PWM等功能,可用作通用定时器/计数器。