BGA 布线
- 格式:doc
- 大小:127.00 KB
- 文档页数:4
BGA布线注意事项
1.首先要设定参考原点坐标,然后的器件放置最好是一整数的坐标位置
2.设定捕捉电气特性节点布线,注意在参数设置时敲定相应的X轴,Y轴的捕获距离,设定器
件的捕获格点值,注意格点1,格点2的参数设置大小.
3.把BGA封装的芯片以十字形状分成四个大的块,焊盘分别通过左上,左下,右上,右下扇出,
然后能过其他层把线引出去.
4.在焊盘扇出时保持同一横排或竖排所打的过孔位置排列整齐.
5.BGA内部走线在5-6Mil左右.
6.把线拉出来一部分后可以以总线的方式拉出.
7.把一些电容,电阻等小电路放到BGA的反面.
8.对于双列的表贴器件,可以也把管脚扇出,分别为左右间隔扇出.
9.有时为了布线方便,在布线的过程中,可以选中所有物体转90度进行布线.
10.加载网表到PCB中后对于一些关键网络可以采取设定特定的颜色,便于布线,另在布线的
过程中,可以隐藏一些暂时没用的飞线,而只显示一些相关的飞线,用View—Connects—Hide Components Net,同在关闭一些不相关的层,能很好的方便布线.。
等长:1.走线等长的原因:绕线一般分为两种情况:其一是在差分对中,为了满足差分信号相位差的要求;其二是在有数据线并行传输的情况下,保证在一个时钟上升或下降沿的时间范围内将所有的数据都能够锁存,确保采集到的数据不发生错位。
两种情况都是为了满足走线的等长要求,确保传输数据的准确性。
2.走线等长的方式:分为绝对等长和相对等长两种,其基本原理是:绝对等长:即设置一组走线线长控制在某一区域内,例如一组走线10条,每条都设定在1000-2000mil内,是指该组内所有的走线都要控制在本长度范围内,一般应用的有线长限制的情况下;相对等长:是指在一组走线内部设定一个目标,该目标是本组内部的一条走线,组内其它走线相对于该目标控制在一定的范围内,目标走线一般设置为时钟信号,因为数据传输都是以时钟信号为基准。
我们通常使用的等长即为相对等长,两者在本质上是一致的。
3.确保走线等长的方法:<1>在规则管理器中设置所需要保证等长的所有网络为一个组,在该组内选择目标走线,所有其它的网络的走线长度都是参考到目标网络的走线长度;<2>为了保证拉通的走线等长,需要进行绕线,在绕线之前需要加上pin_Delay,即芯片内部的时延,因为我们看到的或者画PCB时向外引线的只是封装好的芯片的管脚,在芯片的封装内部,是由很多条走线将管脚连接到die上面的,所以我们从管脚走线之前在芯片内部本身就有一定的长度差,如果不加上这个长度差,所谓的等长就是错误的。
<3>添加pin_Delay的方法是将厂商提供的数据导入到A软件中去,具体方法是:点击Import-Pin delay,选择器件的对应文件,导入之后,打开规则管理器,然后在Analyze-Analysis Modes里面勾选Relative Propagation,并且在Electrical Options里面选中Pin Delay和Differential Pair Constraints选项,如果不选中这两项的话,导入的Pin Delay也不会和我们的走线相加,还是显示没加之前的走线长度,最后打开在线DRC,即On-line DRC,即可以看到规则管理器里面显示走线长度和加上Pin dlay之后的长度,以及与目标走线的长度差;<4>绕线时首先看目标走线与其它剩余走线之中最长的走线之间的长度差,将最长的走线尽量缩短,直到不能优化为止,然后将目标走线绕长至与目标走线刚好满足要求,之后将需要绕线的网络周边其它走线尽量向四周拉开,留出绕线空间,最后将其它剩余网络绕长至和目标走线满足要求为止;如果目标走线即为最长走线,需要将目标走线尽量缩短,然后将其它走线绕长至满足要求。
一、概述在PCB设计中,BGA(Ball Grid Array)封装是一种常见的封装类型,其走线技巧对于保证电路的稳定性和可靠性至关重要。
而Allegro软件作为一款专业的PCB设计软件,其在BGA走线技巧方面拥有丰富的功能和经验。
本文将结合Allegro软件,介绍BGA走线的相关技巧。
二、BGA走线的特点1. 焊球密集:BGA封装的焊球数量通常非常密集,要求在有限的空间内进行走线,因此在BGA走线时需要考虑如何合理利用每个焊球的连接。
2. 短丝走线:BGA封装内部的焊球通常距离很近,需要进行较短的走线以连接相邻的焊球,走线难度大。
3. 平面层分布受限:由于BGA封装的封装形式,平面层的分布受到限制,需要合理设计BGA的平面层连接。
三、BGA走线的技巧1. 使用阵列方式布局BGA焊盘。
将BGA焊盘布局为规整的阵列,有助于统一焊盘的位置,使得整体布线更加有规律。
2. 使用相对短的走线连接相邻焊盘。
尽量利用相对短的走线来连接相邻的焊盘,可以减少走线的长度,提高信号的传输速率和稳定性。
3. 均匀分布信号线。
在BGA走线时,尽量将信号线均匀地分布在BGA焊盘周围,可以有效减少信号线的堆积,提高整体的走线效率。
4. 合理进行平面层连接。
由于BGA走线时平面层的分布受限,需要合理设计平面层连接方式,使得平面层的连接更加稳定可靠。
四、Allegro中BGA走线的操作1. 创建BGA焊盘阵列。
在Allegro中可以通过BGA Wizard等工具快速创建BGA焊盘的阵列布局,便于后续的走线操作。
2. 使用自动布线工具。
Allegro提供了丰富的自动布线工具,包括差分对、信号完整性等功能,可以帮助工程师快速完成BGA走线,提高工作效率。
3. 使用多层布线功能。
Allegro软件中的多层布线功能可以帮助工程师更好地利用PCB多层结构,进行BGA走线,提高走线的密度和稳定度。
五、总结在PCB设计中,BGA走线是一个相对复杂的问题,需要工程师具备一定的经验和技巧。
Allegro对BGA封装布线Allegro对BGA封装布线由于S3C2410或者2440是采用的BGA封装,看了网上专门有BGA封装的电子资料,是介绍规则的,但是我感觉做起来非常麻烦,所以就觉得是否可以采用最直接的办法使用allegro的扇出功能呢?首先是设置通孔,这个在约束条件管理器中设置点击物理规则(physical rule set)设置中的Set values一定注意这个地方的设置如果你想采用的过孔没有出现在左边的方框内,请查看是否正确设置了user preference设置中的Design_paths中的psmpath和padpath,我是把自己放置通孔的路径增加进去了。
这种方式是最直接修改过孔的办法,另一种是在过孔以后使用tools->padstack->replace 功能来替换,那个比较麻烦。
还是设置约束规则比较好。
设置好了通孔我们就用扇出功能,在Route点击Fanout By Pick,这时可以右键鼠标选择setup 对扇出进行设置,然后选中s3c2410/2440,此时就会看到扇出后的效果了感觉很漂亮而且符合BGA布线的规则,即发射形状,不过最外边的那一排不需要扇出,所以在菜单Edit->delete,然后在过滤Find中只选择Clines和Vias,一般是把四周最外边的三排全部删除了,也可以在布线的同时修整扇出,现在开始对其进行布线了,不过根据布线的走向和密度我决定先从通孔引出到封装外部再进行群组走线,点击Route-Connect,一定要注意右边Options中的Bubble选择正确,如果是Shove preferred(推挤前面的)就会把相邻的布线给挤掉了,如果选择Hug preferred(拥抱前面的)就会在邻近的布线时出现合并现象,这也是不允许的,如果是Off就不会自动避开相近的布线,而Hug only就只是靠近或者拥抱相邻的布线不会出现合并,所以在这里选择Hug preferred。
Allegro对BGA封装布线由于S3C2410或者2440是采用的BGA封装,看了网上专门有BGA封装的电子资料,是介绍规则的,但是我感觉做起来非常麻烦,所以就觉得是否可以采用最直接的办法使用allegro的扇出功能呢?首先是设置通孔,这个在约束条件管理器中设置点击物理规则(physical rule set)设置中的Set values一定注意这个地方的设置如果你想采用的过孔没有出现在左边的方框内,请查看是否正确设置了user preference设置中的Design_paths中的psmpath和padpath,我是把自己放置通孔的路径增加进去了。
这种方式是最直接修改过孔的办法,另一种是在过孔以后使用tools->padstack->replace 功能来替换,那个比较麻烦。
还是设置约束规则比较好。
设置好了通孔我们就用扇出功能,在Route点击Fanout By Pick,这时可以右键鼠标选择setup 对扇出进行设置,然后选中s3c2410/2440,此时就会看到扇出后的效果了感觉很漂亮而且符合BGA布线的规则,即发射形状,不过最外边的那一排不需要扇出,所以在菜单Edit->delete,然后在过滤Find中只选择Clines和Vias,一般是把四周最外边的三排全部删除了,也可以在布线的同时修整扇出,现在开始对其进行布线了,不过根据布线的走向和密度我决定先从通孔引出到封装外部再进行群组走线,点击Route-Connect,一定要注意右边Options中的Bubble选择正确,如果是Shove preferred(推挤前面的)就会把相邻的布线给挤掉了,如果选择Hug preferred(拥抱前面的)就会在邻近的布线时出现合并现象,这也是不允许的,如果是Off就不会自动避开相近的布线,而Hug only就只是靠近或者拥抱相邻的布线不会出现合并,所以在这里选择Hug preferred。
球栅阵列()封装是目前和微处理器等各种高度先进和复杂的半导体器件采用的标准封装类型。
用于嵌入式设计的BGA封装技术在跟随芯片商的技术发展而不断进步,这类封装一般分成标准和微型BGA两种。
这两种类型封装都要应对数量越来越多的I/O挑战,这意味着信号迂回(Escape roung)越来越困难,即使对于经验丰富的设计师和嵌入式设计师来说也极具挑战性。
嵌入式设计师的首要任务是开发合适的扇出策略,以方便板的制造。
在选择正确的扇出/布线策略时需要重点考虑的因素有:球间距,触点直径,I/O引脚数量,类型,焊盘尺寸,走度和间距,以及从BGA迂回出来所需的。
PCB板设计师和嵌入式设计师总是要求使用最少的PCB板层数。
为了降低成本,层数需要优化。
但有时PCB板设计师必须依赖某个层数,比如为了抑制噪声,实际PCB板布线层必须夹在两个地平面层之间。
图1:PCB板设计_Dog bone型扇出除了基于特定BGA的嵌入式设计固有的这些设计因素外,设计的主要部分还包括嵌入式设计师从BGA正确迂回信号走线所必须采取的两种基本方法:Dog bone型扇出(图1)和焊盘内过孔(图2)。
Dog bone型扇出用于球间距为0.5mm及以上的BGA,而焊盘内过孔用于球间距在0.5mm以下(也称为超精细间距)的BGA和微型BGA。
间距定义为BGA的某个球中心与相邻球中心之间的距离。
图2:PCB板设计_焊盘内过孔扇出方法了解与这些BGA信号布线技术有关的一些基本术语很重要。
其中术语“过孔”是最重要的。
过孔是指带的焊盘,这个孔用于连接某个PCB层上的铜线和另外一个层上的铜线。
高密度多层PCB板可能用到或,也称为微型过孔。
盲孔只有一面可见,埋孔两面都不可见。
Dog bone型扇出Dog bone型BGA扇出法是分成4个象限,在BGA中间则留出一个较宽的通道,用于布设从内部出来的多条走线。
分解来自BGA的信号并将它们连接到其它涉及到多个关键步骤。
第一步是确定BGA扇出所需的过孔尺寸。
在PCB设计中高效地使用BGA信号布线技术在PCB设计中,BGA(Ball Grid Array)是一种常用的封装技术,它在相同面积下可以提供更高的引脚密度,因此适用于处理高速和高密度的布线需求。
在使用BGA封装技术进行信号布线时,有几个重要的因素需要考虑,以确保设计的高效可靠。
1.规划布线通道:在BGA布线中,通常有两种常用策略:单层布线和多层布线。
单层布线通常在引脚数量较少,较低的布线密度情况下使用;而多层布线则适用于引脚数量较多,布线密度较高的情况下。
在规划布线通道时,需要考虑尽量短的信号路径,减少信号传输延迟和串扰的可能性。
2.信号分组:将BGA封装中的引脚按照信号类型进行分组是有效的信号布线策略。
可将相似功能的引脚放置在相互靠近的位置,并通过同一信号层进行布线,以减少信号之间的干扰。
同时,高频和低频信号应尽量分离布线,减少串扰。
3.增加布线层:BGA封装通常包含了大量引脚,为了布线需要足够的PCB层。
增加布线层可以提供更多的信号层,以便高效地进行多层布线。
通常建议使用4层以上的PCB来布线BGA,以便分配足够的信号和地平面。
4.使用阵列布线:BGA封装的引脚通常呈阵列状排列,因此可以使用阵列布线技术来提高布线效率。
阵列布线指的是使用平行布线或90度布线方式将相邻引脚连接起来。
这种布线方式可以减少信号路径长度,降低串扰的可能性。
5.路由约束:在进行BGA信号布线之前,需要制定一些路由约束,以确保布线的高效和可靠。
例如,可以对布线层的走线宽度和间距进行约束,保证足够的空间进行布线,并避免信号交叉或短路。
6.使用信号地和电源地:BGA信号布线时,需要保持良好的信号完整性和减少噪声。
为了实现这一点,可以采用分离的信号地和电源地,确保它们之间保持足够的距离,以减少可能的干扰。
7.使用垂直引脚:BGA封装通常具有多行多列引脚,其中垂直引脚的布线更容易实现。
因此,在布线时,应优先考虑使用垂直引脚进行布线,以便在布线通道中留下更多的空间,便于其他引脚的布线。
BGA特性原理BGA(Ball Grid Array)是一种封装技术,广泛应用于电子器件的焊接和连接。
与传统的封装技术相比,BGA具有更高的集成度、更小的尺寸和更好的电信号传输性能。
下面将详细介绍BGA的特性和工作原理。
BGA的特性:1.高密度集成度:BGA封装采用了芯片底部布满焊球的设计,可以在限定尺寸内实现更多的电路布线,从而实现更高的集成度。
2.低电阻、低电感:焊球的直径相对较小,电流传输路径短,电阻和电感较低,能够更有效地降低电路中的功耗和信号衰减。
3.良好的散热性能:BGA底部的焊球具有较好的散热性能,能够更好地帮助电子器件散热,从而提高其工作稳定性和寿命。
4.优良的信号传输性能:焊球与印刷电路板上的焊盘直接连接,形成了较短的电路路径,减少了信号传输的反射和延迟,提高了信号完整性和稳定性。
BGA的工作原理:1.制造过程:BGA封装的制造过程中,先将芯片与背板金属化,然后在芯片底部布满焊球,最后通过热压工艺将芯片与印刷电路板上的焊盘焊接在一起。
这样就形成了芯片与印刷电路板之间的可靠连接。
2.电路连接:BGA底部的焊球与印刷电路板上的焊盘直接连接,通过这些焊球和焊盘形成了芯片与印刷电路板之间的电路连接。
焊球和焊盘之间的面积很小,但是数量很大,所以可以在限定的尺寸内实现较多的电路连接。
3.散热性能:BGA底部的焊球具有较好的散热性能,能够将芯片产生的热量传导到印刷电路板上,然后通过印刷电路板散热。
这样能够帮助芯片更好地散热,提高其工作稳定性和寿命。
4.信号传输:芯片内部的信号通过焊球与焊盘之间的连接,在芯片和印刷电路板之间进行传输。
由于焊球和焊盘之间的连接较短,所以可以有效降低信号传输的反射和延迟,提高信号完整性和稳定性。
总结:BGA具有高密度集成度、低电阻、低电感、良好的散热性能和优良的信号传输性能等特性。
它的工作原理主要是通过焊球与焊盘之间的连接,实现芯片与印刷电路板之间的电路连接和信号传输。
根据bga布线通道计算公式
BGA(Ball Grid Array)布线通道计算公式是一个重要的工程计算公式,用于确定BGA器件的布线通道宽度。
通常情况下,BGA 器件的引脚数量非常大,因此需要合适的通道宽度来确保信号传输的稳定性和可靠性。
以下是BGA布线通道计算公式的详细解释:
首先,我们需要确定BGA器件的引脚数量(N)以及每个引脚的间距(P)。
引脚数量通常可以从器件的规格书中获取,而引脚间距则是BGA器件引脚之间的距离。
接下来,我们可以使用以下公式来计算BGA布线通道的宽度(W):
W = N P + (N 1) S.
在这里,W代表布线通道的宽度,N代表引脚数量,P代表引脚间距,S代表布线通道之间的间隔。
这个公式的含义是,我们需要考虑引脚的总宽度以及引脚之间的间隔,确保布线通道能够容纳所有引脚并且有足够的空间来进行布线。
需要注意的是,这个公式只是一个基本的计算公式,实际的布
线设计还需要考虑信号完整性、电磁兼容性、功耗以及其他因素。
因此,在实际的工程设计中,可能还需要进行进一步的优化和调整。
总之,BGA布线通道计算公式是一个重要的工程计算工具,可
以帮助工程师确定BGA器件的布线通道宽度,从而确保设计的稳定
性和可靠性。
如何处理BGA封装走线
来源:深圳龙人计算机发布者:penny 时间:2009-6-23 阅读:833次BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面,是PCB 上常用组件。
BGA技术的优点是I/O引脚数虽然增加了,但引脚间距并没有减小反而增加了,从而提高了组装成品率;虽然它的功耗增加,但BGA能用可控塌陷芯片法焊接,从而可以改善它的电热性能;厚度和重量都较以前的封装技术有所减少;寄生参数减小,信号传输延迟小,使用频率大大提高;组装可用共面焊接,可靠性高。
简言之,80﹪高频信号及特殊信号将会由这类型package内拉出。
因此,如何处理BGA package 走线,对重要信号会有很大影响。
通常环绕在BGA附近小零件,依重要性为优先级可分为几类:
1. by pass。
2. clock终端RC电路。
3. damping(以串接电阻、排组型式出现;例如memory BUS信号)
4. EMI RC电路(以dampin、C、pull height型式出现;例如USB信号)。
5. 其它特殊电路(依不同CHIP所加特殊电路;例如CPU感温电路)。
6. 40mil以下小电源电路组(以C、L、R等型式出现;此种电路常出现在AGP CHIP or含AGP功能之CHIP附近,透过R、L分隔出不同电源组)。
7. pull low R、C。
8. 一般小电路组(以R、C、Q、U等型式出现;无走线要求)。
9. pull height R、RP。
1-6项电路通常是placement重点,会排尽量靠近BGA,是需要特别处理。
第7项电路重要性次之,但也会排比较靠近BGA。
8、9项为一般性电路,是属于接上既可信号。
相对于上述BGA附近小零件重要性优先级来说,在ROUTING上需求如下:
1.by pass =>与CHIP同一面时,直接由CHIP pin接至by pass,再由by pass拉出打via接plane;与CHIP不同面时,可与BGAVCC、GND pin共享同一个via,线长请勿超越100mil。
2.clock终端RC电路=>有线宽、线距、线长或包GND等需求;走线尽量短,平顺,尽量不跨越VCC分隔线。
3.damping=>有线宽、线距、线长及分组走线等需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
4.EMI RC电路=>有线宽、线距、并行走线、包GND等需求;依客户要求完成。
5.其它特殊电路=>有线宽、包GND或走线净空等需求;依客户要求完成。
6.40mil以下小电源电路组=>有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在BGA区上下穿层,造成不必要干扰。
7.pull low R、C=>无特殊要求;走线平顺。
8.一般小电路组=>无特殊要求;走线平顺。
9.pull height R、RP=> 无特殊要求;走线平顺。
为了更清楚说明BGA零件走线处理,将以一系列图标说明如下:
A. 将BGA由中心以十字划分,VIA分别朝左上、左下、右上、右下方向打;十字可因走线需要做不对称调整。
B. clock信号有线宽、线距要求,当其R、C电路与CHIP同一面时请尽量以上图方式处理。
C. USB信号在R、C两端请完全并行走线。
D. by pass尽量由CHIP pin接至by pass再进入plane。
无法接到by pass请就近下plane。
E. BGA组件信号,外三圈往外拉,并保持原设定线宽、线距;VIA可在零件实体及3MM placement禁置区间调整走线顺序,如果走线没有层面要求,则可以延长而不做限制。
内圈往内拉或VIA打在PIN与PIN正中间。
另外,BGA四个角落请尽量以表面层拉出,以减少角落VIA数。
F. BGA组件信号,尽量以辐射型态向外拉出;避免在内部回转。
F_2 为BGA背面by pass放置及走线处理。
By pass尽量靠近电源pin。
F_3 为BGA区VIA在VCC层所造成状况
THERMAL VCC信号在VCC层导通状态。
ANTI GND信号在VCC层隔开状态。
因BGA信号有规则性引线、打VIA,使得电源导通较充足。
F_5 为BGA区Placement及走线建议图
以上所做BGA走线建议,其作用在于:
1. 有规则引线有益于特殊信号处理,使得除表层外,其余走线层皆可以所要求线宽、线距完成。
2. BGA内部VCC、GND会因此而有较佳导通性。
3. BGA中心十字划分线可用于;当BGA内部电源一种以上且不易于VCC层切割时,可于走线层处理(40~80MIL),至电源供应端。
或BGA本身CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好BGA走线及placement,可使BGA自身信号干扰降至最低。
F_4 为BGA区VIA在GND层所造成状况
THERMAL GND信号在GND层导通状态。
ANTI VCC信号在GND层隔开状态。
因BGA信号有规则性引线、打VIA,使得接地导通较充足。
F_5 为BGA区Placement及走线建议图
以上所做BGA走线建议,其作用在于:
1. 良好BGA走线及placement,可使BGA自身信号干扰降至最低。
2. BGA中心十字划分线可用于;当BGA内部电源一种以上且不易于VCC层切割时,可于走线层处理(40~80MIL),至电源供应端。
或BGA本身CLOCK、或其它有较大线宽、线距信号顺向走线。
3.BGA内部VCC、GND会因此而有较佳导通性。
4. 有规则引线有益于特殊信号处理,使得除表层外,其余走线层皆可以所要求线宽、线距完成。