泰克逻辑分析仪文章
-------------------------------------------------
最大限度地利用逻辑分析仪
Chris Loberg，泰克公司
逻辑分析仪是一种多功能工具，可以帮助工程师进行数字硬件调试、设计检验和嵌入式软件调试。然而，许多工程师在应该使用逻辑分析仪时，却使用了数字示波器，其主要原因是工程师比逻辑分析仪更熟悉示波器。但逻辑分析仪在过去几年中已经取得了很大的进步，对许多应用，它们将比其它仪器帮助您用更少的时间找到麻烦的漏洞的根本原因。
当然，示波器和逻辑分析仪之间有很多类似的地方，但也有一些重要的差异。为了更好地了解两台仪器可以怎样满足您的特定需求，我们有必要先比较一下它们的各种功能。
数字示波器是一种通用的查看信号的基础工具。其高采样率和高带宽，可以在时间跨度内捕获许多数据点，测量信号跳变(边沿)、瞬态事件和小时间增量。示波器当然也能查看与逻辑分析仪相同的数字信号，但示波器一般用于模拟测量，如上升时间、下降时间、峰值幅度及边沿间经过的时间。
示波器一般有最多四条输入通道。但在您需要同时测量五个数字信号时，或您的数字系统拥有一条32位数据总线和一条64位地址总线时，该怎么办呢？这时需要工具中有多得多的输入。逻辑分析仪一般有34-136条通道。每条通道输入一个数字信号。某些复杂的系统设计要求数千条输入通道。市场上也为这些任务提供了近似规模的逻辑分析仪。
与示波器不同，逻辑分析仪不测量模拟细节，而是检测逻辑门限电平。逻辑分析仪只查找两个逻辑电平。在输入高于门限电压(V)时，我们把这个电平称为“高”或“1”。相反，我们把低于Vth的电平称为“低”或“0”。在逻辑分析仪对输入采样时，它存储一个“1”或一个“0”，具体视相对于电压门限的信号电平而定。
逻辑分析仪的波形定时显示与产品技术资料中找到的或仿真器生成的定时图类似。所有信号都时间相关，以便能够查看建立时间和保持时间、脉宽、外来数据或丢失数据。除高通道数外，逻辑分析仪提供了许多重要功能，支持数字设计检验和调试，包括：
∙完善的触发功能，您可以指定逻辑分析仪采集数据的条件
∙高密度探头和适配器，简化与被测系统(SUT)的连接
∙分析功能，把捕获的数据转换成处理器指令，并关联到源代码
使用逻辑分析仪与使用其它仪器类似。下面几节将介绍四个主要步骤：连接，设置，采集，分析。
连接被测系统
逻辑分析仪采集探头连接到SUT上。在探头的内部比较器上，比较输入电压与门限电压(Vth)，判定信号的逻辑状态(1或0)。门限值由用户设置，从TTL电平到CMOS、ECL和用户自定义门限。逻辑分析仪探头分成多种物理形式：
∙通用探头，带有“飞线组”，预计用于点到点调试。
∙高密度多通道探头，在电路板上要求专用连接器。探头能够采集高质量信号，其对SUT 的影响最小。
∙高密度压缩探头，使用无连接器探头。这种探头推荐用于要求更高信号密度的应用，或要求无连接器探头连接机制、以快速可靠地连接SUT的应用。
逻辑分析仪的探头阻抗(电容、电阻和电感)成为被测电路整体负载的一部分。所有探头都表现出负载特点。逻辑分析仪探头应给SUT引入的负载达到最小，同时为逻辑分析仪提供准确的信号。
探头电容一般会“滚降”信号跳变边沿，如图1所示。这种滚降会使边沿跳变降慢，降慢的量为图1中“tD”表示的时间量。为什么这一点非常重要？因为比较慢的边沿越过电路逻辑门限会比较迟，进而在SUT引入定时误差。在时钟速率提高时，这个问题会更加严重。
图1. 逻辑分析仪的探头阻抗会影响信号上升时间，测量定时关系。
[图示内容：]
Actual Risetime: 实际上升时间
Observed Risetime (with large capacitive loading): 观察到的上升时间(带有大的电容负载)
在高速系统中，探头电容过高可能会阻碍SUT工作。选择总电容最低的探头总是至关重要。还要指出的是，探头夹和线组会提高其连接的电路的电容负载。应尽可能使用正确补偿的适配器。
设置逻辑分析仪
逻辑分析仪是为从多引脚器件和总线中捕获数据而设计的。“捕获速率”一词是指对输入采样的频次。它的功能与示波器中的时基功能相同。注意在描述逻辑分析仪操作时，“采样”、“采集”和“捕获”这几个词经常会互换使用。
有两种数据采集或时钟模式：
∙定时采集捕获信号定时信息。在这种模式下，使用逻辑分析仪内部时钟对数据采样。数据采样速度越快，测量分辨率越高。目标器件与逻辑分析仪采集的数据之间没有固定的定时关系。这种采集模式主要用于SUT信号之间定时关系最为重要时。
∙状态采集用来采集SUT的“状态”。来自SUT的信号定义了样点(什么时候采集数据，采集数据的频次)。用来为采集提供时钟输入的信号可以是系统时钟，也可以是总线上的控制信号，还可以是导致SUT改变状态的信号。在活动边沿上采样的数据表示逻辑信号稳定时SUT的情况。在、且只在选择的信号有效时，逻辑分析仪才会采样。
如果您想捕获很长的相邻定时细节记录，那么定时采集、内部(或异步)时钟可以担此重任。您也可能想像SUT看到的那样采集数据。在这种情况下，您应选择状态(同步)采集。在状态采集中，将在列表窗口中顺序显示SUT的每个后续状态。状态采集使用的外部时钟信号可以是任何相关信号。
触发是把逻辑分析仪与示波器区分开的另一种功能。示波器拥有触发功能，但它们对二进制条
件的响应能力有限。相比之下，可以评估各种逻辑(布尔)条件，确定逻辑分析仪什么时候触发
采集。触发的目的是选择逻辑分析仪捕获哪些数据。逻辑分析仪可以跟踪SUT逻辑状态，在SUT中发生用户定义的事件时触发采集。
在讨论逻辑分析仪时，必需了解“事件”这个词。它有多种含义。它可以是一个信号线路上的
简单跳变，包括故意跳变或非故意跳变。如果您正在查找毛刺，那么毛刺就是关心的“事
件”。事件也可以定义为整个总线中信号跳变组合导致的逻辑条件。但注意不管是哪种情况，
事件都是信号从一个周期变到下一个周期时出现的某个东西。
采集状态数据和定时数据
在硬件和软件调试(系统联调)时，最好拥有相关的状态信息和定时信息。在一开始时，问题可能会检测为总线上的无效状态。这可能是由建立时间和保持时间违规之类的问题引起的。如果逻辑分析仪不能同时捕获定时数据和状态数据，那么将很难隔离问题，而且耗时非常长。
某些逻辑分析仪要求连接单独的定时探头，采集定时信息，使用单独的采集硬件。这些仪器要求一次把两种探头连接到SUT上，如图2所示。第一只探头把SUT连接到定时模块上，第二只探头把相同的测试点连接到状态模块上。这称为“双重探测”。这种方法会损害信号的阻抗环境。一次使用两只探头将加重信号负担，劣化SUT的上升时间和下降时间、幅度和噪声性能。
