下载文档原格式
目录1 数字电子设计部分 (1)1.1课程设计的目的与作用 (1)1.2 课程设计内容 (1)1.3二进制同步加法计数器（无效状态为000、001） (1)1.3.1设计总框图 (1)1.3.2设计过程 (2)(1)状态图 (2)(2)选择触发器、求时钟方程、输出方程、状态方程和结果 (2)1.3.3 逻辑接线图 (7)1.3.4 模拟仿真结果 (7)1.4 检测序列（0001） (11)1.4.1设计过程 (11)1.4.2 逻辑接线图 (15)1.4.3 模拟仿真结果 (15)1.5参考文献 (17)2 模拟电子设计部分 (17)2.1 课程设计的目的与作用 (17)I2.1.1课程设计提要 (18)2.2 设计任务、及所用Multisim软件环境介绍 (19)2.3 电路模型的建立 (21)2.3.1长尾式差分放大电路 (21)2.3.2求和电路 (22)2.4 理论分析及计算 (23)2.4.1长尾式差分放大电路 (23)2.4.2求和电路 (24)2.5 仿真结果分析 (25)2.5.1长尾式差分放大电路 (25)2.5.2求和电路 (27)2.6 设计总结和体会 (28)2.7参考文献 (29)II1 数字电子设计部分1.1课程设计的目的与作用通过课程设计，深入了解二进制同步加法计数器以及串行数据检测电路的原理和应用，通过对电路进行仿真和模拟来对数据进行分析。
我们可以更加熟练地使用Multisim软件，独立完成课程设计对我们的学习思考和创新也有了很大的帮助。
1.2 课程设计内容本次课程设计有两方面的内容：（1）二进制同步加法计数器（无效态为000和001）（2）串行数据检测电路（检测0001）1.3二进制同步加法计数器（无效状态为000、001）1.3.1设计总框图输入加法计数器脉冲输出进位信号CP图1-3-1程序总框图11.3.2设计过程(1)状态图0 0 0 0 0010 011 100 101 110 111图1-3-2（a）状态图(2)选择触发器、求时钟方程、输出方程、状态方程和结果○1选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。
目录摘要 (I)1课程设计目的及要求 (1)1.1 课程设计的目的 (1)1.2 课程设计的要求 (1)23位二进制同步减法计数器（无效状态为001 100） (1)2.1 基本原理 (1)2.2 设计过程 (1)2.2.1 状态图 (1)2.2.2 卡诺图 (1)2.2.3 特性方程，驱动方程 (3)2.3 设计电路图 (3)2.4 最后结果 (4)3序列信号发生器（101001） (8)3.1 基本原理 (8)3.2设计过程 (8)3.2.1 特性表 (8)3.2.2 输出方程 (9)3.3 设计电路图 (9)3.4 最后结果 (10)4设计总结和体会 (14)5参考文献 (15)1 课程设计目的及要求1.1 课程设计的目的1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算法4.懂得基本数字电子电路的功能，会分析，会设计1.2 课程设计的要求1.设计3位二进制同步加法计数器（无效状态为001 100）2.设计一个序列信号发生器（期序列为101001）2 设计3位二进制同步加法计数器(无效状态为001 100) 2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N 进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
设计同步计数器按照下面的思路进行分析！2.2 设计过程2.2.1 状态图000 111 110 101 011 010时序逻辑问题状态赋值状态转换图最简逻辑表达式逻辑图检查能否自启动选定触发器类型2.2.2卡诺图00 01 11 10111 xxx 010 000xxx 011 110 101图 2.100 01 11 101 x 0 0x 0 1 1图 2.200 01 11 101 x 1 1x 1 1 0图 2.300 01 11 101 x 0 0x 1 0 1图 2.41Q1nQ0nQ2nQ1nQ0nQ2n1Q1n+1的卡诺图Q1nQ0nQ2n1Q1nQ0nQ2n12.2.3 驱动方程 状态方程 状态方程:12n Q+=1n Q 2n Q +1n Q 2n Q11n Q +=1nQ +0n Q 1nQ10n Q+=2n Q 0nQ +0n Q 1nQ +1n Q 0nQ驱动方程： J 2=1n Q K 2=1nQ J 1=1 K 1=0nQ J 0=2nQ 1nQ K 0=1n Q 2.3 设计电路图实验结果可通过数字显示器的数字变化和灯泡亮灭对比检验，较直观易懂，容易验证电路是否正确。
三位同步二进制加法器和串序列发生电路设计1课程设计任务书目录1 数字电子设计部分(1)1.1 课程设计的目的与作用(1)1.2 课程设计的任务(1)1.3 三位同步二进制加法器和串行序列发生电路设计(1)1.3.1 三位同步二进制加法器设计电路的理论分析(1)1.3.2 串行序列发生电路设计(4)1.4设计总结和体会(6)1.5参考文献(7)2 模拟电子设计部分(8)2.1 课程设计的目的与作用(8)2.2 设计任务、及所用multisim软件环境介绍(8)2.3 电路模型的建立(11)2.4 理论分析及计算(13)2.4.1 正弦波发生电路的设计分析(13)2.4.2 矩形波发生电路的设计分析(15)2.4.3 三角波发生电路设计分析(17)2.5 仿真结果分析(18)2.5.1 RC串并联振荡网络的Multisim结果仿真分析(18)2.5.2 矩形波发生电路的Multisim仿真结果分析(20)2.5.3 三角波发生电路Multisim仿真结果分析(21)2.6 设计总结和体会(22)2.7 参考文献(22)1 数字电子设计部分1.1 课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。
0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。
课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。
课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。
1.2 课程设计的任务利用所学的数字电路的理论知识，用ＪＫ触发器、74LS00、74LS08等逻辑门在数字电路系统上设计并搭建001、010为无效状态的三位同步二进制加法器以及串行序列111111的检测电路，注意检查其中的无效状态能否自行启动，若不能自启进行相应的逻辑修改，直至符合设计要求。
观察并分析实验结果，进行课程设计答辩。
成绩评定表课程设计任务书目录1设计目的与作用 (1)1.1设计目的及设计要求 (1)1.2设计作用 (1)2 设计任务 (1)3 三位二进制加法计数器的设计 (1)3.1设计原理 (1)3.2设计过程 (2)4 用multisim设计一个基于74153的组合电路CA+= (4)ABBCF+4.1 设计原理 (4)4.2设计过程 (5)5 12及10进制可控计数器的设计 (6)5.1 设计原理 (6)5.2 设计过程 (6)6 仿真结果分析 (7)6.1三位二进制加法计数器仿真 (7)6.2 74153的组合电路CA=的结果分析 (11)+BCABF+6.3 12及10进制可控计数器仿真 (12)7设计总结 (13)8.参考文献 (14)1设计目的与作用1.1设计目的及设计要求根据设计要求设计三位二进制加法计数器，串行序列检测器及12和10进制可控计数器，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，串行序列检测器的工作原理。
1.2设计作用通过电路箱及multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。
加强了自我动手动脑的能力。
2 设计任务1.三位二进制加法计数器（无效态：000，110）2.串行序列检测器（检测序列：0110）3.12及10进制可控计数器的设计及仿真3 三位二进制加法计数器的设计3.1设计原理设计一个三位二进制同步加法计数器，要求无效状态为000,110001 010 011 100 101 111图3.1.1 状态图排列n n nQ Q Q2103.2设计过程(1)选择触发器，求时钟方程、输出方程和状态方程 a ．选择触发器由于JK 触发器的功能齐全，使用灵活，在这里选用3个CP 下降沿触发的边沿JK 触发器。
b ．求时钟方程 采用同步方案，故取012CP CP CP CP ===CP 是整个要设计的时序电路的输入时钟脉冲。
数字电⼦设计3位2进制同步计数器（约束项：000,010）串⾏序列信号检测器矩形波发⽣电路求和电路课程设计任务书⽬录1数字电⼦设计部分 (1)1.1课程设计的内容和要求 (1)1.2计数器设计原理 (1)1.2.1三位⼆进制同步计数器状态图（000，010） (1)1.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (1) 1.2.3逻辑接线图 (4)1.2.4仿真结果 (5)1.3串⾏序列检测器设计原理 (8)1.3.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果 (8) 1.3.3、逻辑接线图 (11)1.3.4.仿真结果 (11)1.4 设计总结和体会 (13)2.模拟电⼦设计部分 (14)2.1课程设计的⽬的 (14)2.2矩形波发⽣器 (14)2.2.1简单原理及性能指标 (14)2.2.2结论 (15)2.2.3矩形波发⽣电路的仿真 (16)(1)仿真电路图 (16)(2)仿真波形及数据 (17)2.2.4结果分析 (22)2.3反相输⼊求和运算电路 (22)2.3.1简单原理及性能指标 (22)2.3.2结论 (23)2.3.3反相输⼊求和电路仿真 (23)图2.3.1反向输⼊求和电路仿真图 (24)(2)仿真结果 (24)图2.3.2仿真结果 (24)2.4误差分析 (24)2.4.1误差因素 (24)2.4.2改进⽅法 (25)2.5.设计总结和体会 (25)3.参考⽂献 (25)1数字电⼦设计部分1.1课程设计的内容和要求（1）了解同步加法计数器⼯作原理和逻辑功能。
（2）掌握计数器电路的分析，设计⽅法及应⽤。
（3）学会正确使⽤JK触发器。
1.2计数器设计原理1.2.1三位⼆进制同步计数器状态图（000，010）0011.2.2选择触发器、求时钟⽅程、输出⽅程、状态⽅程和结果（1）选择触发器由于JK触发器功能齐全、使⽤灵活，故选⽤3个下降沿JK触发器。
（2）求时钟⽅程CP0=CP1=CP2=CP（3）求输出⽅程输出⽅程的卡诺图为：图1.2.1输出⽅程的卡诺图（4）状态⽅程：次态卡诺图：N+1的次态卡诺图为：Q2N+1的次态卡诺图图1.2.2Q2Q1N+1的次态卡诺图为：N+1的次态卡诺图图1.2.3Q1N+1的次态卡诺图为QN+1的次态卡诺图图1.2.4 Q状态⽅程:Q2n+1=+=+=+(5) 驱动⽅程为:===1===(6) 检查能否⾃启动（⽆效状态000、010）000 001010 011所以能⾃启动。
成绩评定表课程设计任务书目录1课程设计的目的及作用 (4)2设计任务 (4)3设计过程 (4)3.1三位二进制减法计数器（无效态：000,011） (4)3.2串行序列检测器（检测序列：1010） (6)3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程 (8)4设计仿电路图 (8)4.1三位二进制减法计数器仿真电路图 (8)4.2串行序列检测器仿真电路图 (9)4.3基于74191芯片仿真设计23进制减法计数器仿真电路图 (9)5仿真结果分析 (10)5.1三位二进制减法计数器仿真结果分析 (10)5.2串行序列检测器仿真结果分析 (10)5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析 (10)6设计总结 (10)7参考文献 (11)1课程设计的目的及作用1、了解同步减法计数器工作原理和逻辑功能。
2、掌握串行序列检测器的分析，设计方法及应用。
3、掌握计数器电路的分析，设计方法及应用。
4、学会正确使用JK 触发器。
2设计任务1、三位二进制减法计数器（无效态：000，011）2、串行序列检测器（检测序列：1010）3、基于74191芯片仿真设计23进制减法计数器并显示计数过程3设计过程3.1三位二进制减法计数器（无效态：000,011）1、状态图001 010 100 101 110 1112、选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器3、状态方程三位二进制同步减法计数器次态卡诺图如图1.3.1.1所示：n nQ图3.1.1 三位二进制同步减法计数器次态卡诺图Q 2n+1的卡诺图：nnQ图3.1.2 Q 2n+1 的卡诺图Q 1n+1的卡诺图：n nQ 2图3.1.3 Q 1n+1的卡诺图Q 0n+1的卡诺图：n nQ图3.1.4 Q 0n+1的卡诺图 由卡诺图得出状态方程为：Q 0n+1=Q 1n Q 0n ̅̅̅̅+Q 2n ̅̅̅̅ Q 0n Q 1n+1=(Q 0n ̅̅̅̅+Q 2n ̅̅̅̅)Q 1n ̅̅̅̅+Q 0n Q 1nQ 2n+1=Q 0n +Q 2n Q 1n4、驱动方程J 0=Q 1n J 1=Q 2n Q 0n ̅̅̅̅̅̅̅̅ J 2=Q 0n K 0=Q 2n K 1=Q 0n ̅̅̅̅ K 2=Q 0n ̅̅̅̅ Q 1n ̅̅̅̅5、时钟方程 CP =CP 0=CP 1=CP 26、检查能否自启动/0 /0001 000 111(有效状态)可以自启动7、实验结果：111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）3.2串行序列检测器（检测序列：1010）1、最简状态图图3.2.1最简状态图2、选择的触发器名称:选用两个CP 下降沿触发的边沿JK 触发器3、输出方程: Y =X ̅ Q 1n Q 0n ̅̅̅̅4、状态方程三位二进制同次态卡诺图：n nQ 2图3.2.2 三位二进制同步减法计数器次态卡诺图Y 的卡诺图：n n图 3.2.3 Y 的卡诺图Q 1n+1的卡诺图：Q 1n Q 0n图3.2.4 Q 1n+1的卡诺图Q 0n+1的卡诺图：Q nQ n图3.2.5 Q 0n+1的卡诺图由卡诺图得出状态方程为：Y =X ̅Q 1n Q 2n ̅̅̅̅ Q 1n+1=X ̅Q 1n ̅̅̅̅Q 0n +XQ 1n Q 0n Q 0n+1=Q 1n ̅̅̅̅Q 0n +XQ 1n ̅̅̅̅ Q 0n ̅̅̅̅+XQ 1n Q 0n ̅̅̅̅5、驱动方程J 0=X J 1=X ̅Q 0nK 0=Q 1n K 1=Q 0n X̅̅̅̅̅̅6、时钟方程 CP =CP 0=CP 17、实验结果 ：按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为： 000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q 1n Q 0nY 顺序）3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程1、写出S N 的二进制代码S N =S 23=101112、求归零逻辑P N =P 12=Q 4n Q 2n Q 1n Q 0nCR ̅̅̅̅=CT/LD ̅̅̅̅̅̅̅̅̅̅̅̅=P N ̅̅̅̅=P 23̅̅̅̅=Q 4n Q 2n Q 1n Q 0n ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅4、异步置数的值23−1=22 （22）10=（10110）24设计仿电路图4.1三位二进制减法计数器仿真电路图图4.1.1三位二进制减法计数器电路图DCD_HEX_BLUE4.2串行序列检测器仿真电路图图4.2.1串行序列检测器电路图4.3基于74191芯片仿真设计23进制减法计数器仿真电路图图4.3.1基于74191芯片仿真设计23进制减法计数器5 VX2X3U95仿真结果分析5.1三位二进制减法计数器仿真结果分析111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）显示屏：7 6 5 4 2 15.2串行序列检测器仿真结果分析按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为：000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q1n Q0n Y顺序）5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析显示屏：16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 0706 05 04 03 02 01 006设计总结通过本次设计，我系统的学习了multisim软件。
成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)2 设计任务 (1)2.1同步计数器 (1)2.2串行序列信号发生器 (1)2.3设计集成芯片计数器 (2)3设计原理 (2)3.1同步计数器 (2)3.2串行序列信号发生器 (3)3.3集成芯片计数器 (3)4实验步骤 (3)4.1同步计数器的设计 (3)4.2串行序列发生器 (7)4.3用集成芯片设计计数器 (11)5设计总结 (13)6参考文献 (13)1 课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调试相应的电路。
（2）掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简单地计数器。
（3）掌握序列信号发生器的分析，设计方法及应用。
（4）掌握用集成芯片设计N位计数器的方法。
（5）锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。
2 设计任务2.1同步计数器（1）设计一个六进制同步加法计数器（无效态：010，111）。
（2）在实验中选用合适的触发器，组合电路可以选用与非门或与非门。
（3）根据同步计数器原理设计相应的加法计数器电路图。
（4）根据设计好的电路图用Multisim进行仿真，并且调试电路发现电路中的错误并加以改正。
（5）检查无误后用数字电子技术实验箱及相应的元件及导线连接实物电路，并测试电路功能。
2.2串行序列信号发生器（1）设计一个序列信号发生器，其中序列为（010100）。
（2）实验中选择合适的芯片，可以选用与非门和与门。
（3）根据串行序列发生器原理设计串行序列发生器原理图。
（4）根据电路原理图使用Multisim进行仿真。
（5）检测电路功能，确保电路可以正常工作。
2.3设计集成芯片计数器（1）用集成芯片设计一个26进制加法器并显示。
（2）根据要求选用适当的芯片。
（3）在选好的芯片的基础上设计电路。
（4）在Multisim软件环境下进行仿真，调试电路确保电路连接正确。
加法计数器电路设计需要考虑多个因素，包括输入信号、计数器状态、计数规则等。
以下是一个简单的加法计数器电路设计的步骤：
1. 确定计数器的位数：根据需要计数的最大值和最小值，确定计数器的位数。
例如，如果要计数的范围是0到99，则可以选择一个3位的二进制计数器。
2. 确定计数器的状态：根据确定的位数，确定计数器的所有可能状态。
例如，对于一个3位的二进制计数器，有8个可能的状态：000、001、010、011、100、101、110、111。
3. 确定计数规则：根据计数器的状态和输入信号，确定计数器的计数规则。
例如，对于一个3位的二进制加法计数器，可以采用逢十进一的规则，即当计数器的值达到最大值（111）时，下一个输入信号会使计数器的值回绕到最小值（000）。
4. 设计电路：根据上述步骤，设计加法计数器电路。
可以采用门电路、触发器等电子元件来构成加法计数器。
在设计过程中，需要考虑电路的稳定性和可靠性，以及尽量减小功耗和减小体积等问题。
5. 仿真和测试：使用仿真软件对设计的加法计数器电路进行仿真和测试，以确保其功能正确性和性能可靠性。
总之，加法计数器电路设计需要综合考虑多个因素，并采用合适的电子元件和设计方法来实现。
目录1 数字电子设计部分 (1)1.1课程设计的目的 (1)1.2设计的总体框图 (1)1.3设计过程 (1)1.4设计的逻辑电路图 (7)1.6实验仪器 (10)1.7实验结论 (10)1.8参考文献 (11)2 模拟电子设计部分 (11)2.1 课程设计的目的与作用: (11)2.2 设计任务、及所用multisim软件环境介绍 (11)2.3 差分放大电路 (12)2.3.1长尾式差分放大电路 (12)2.3.2 恒流源式差分放大电路 (16)2.4 反馈 (21)2.4.1电压并联负反馈 (21)2.4.2电压串联正反馈 (23)2.5 电压比较器 (24)2.5.1单限比较器 (24)2.5.2滞回比较器 (26)2.5.3双限比较器 (28)2.6 设计总结和体会 (30)2.7 参考文献 (31)1 数字电子设计部分1.1课程设计的目的1、加深对教材的理解和思考，并通过设计、验证证实理论的正确性。
2、学习自行设计一定难度并有用途的的计数器、加法器、寄存器等。
3、检测自己的数字电子技术的掌握程度。
1.2设计的总体框图①下图为三位二进制同步加法器示意框图：②下图为三位二进制同步加法器示意框图：1.3设计过程1、三位二进制同步加法计数器（无效态为010、011）（设输出为进位数）。
①根据题意可以确定出3位二进制加法器的状态图：000/0−−→001/0−−→100/0−−→101/0−−→110/0−−→ 111/1排列：nnn210Q Q Q3位二进制加法计数器的状态图下图为三位二进制同步加法计数器（无效态为010、011）的时序图：②选择触发器，求时钟方程。
选择触发器：由于JK 触发器功能齐全、使用灵活，故选用3个时钟下降触发的边沿JK 触发器。
求时钟方程：由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入脉冲，即012CP CPCP CP === ③求输出方程和状态方程：卡诺图如下：ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图：ⅱ、下图为3位二进制同步加法器的输出的卡诺图：ⅲ、下图为3位二进制同步加法器的次态n+12Q 的卡诺图：ⅳ、下图为3位二进制同步加法器的次态n+11Q 的卡诺图：ⅴ、下图为3位二进制同步加法器的次态n+10Q 的卡诺图：根据输出卡诺图和各个触发器的次态卡诺图，可直接写出输出方程和下列状态方程：nY Q=1nQ CP↓n+1n n n n n n n n20210202102()n nQ Q Q Q Q Q Q Q Q Q Q=++=+n+1n n n n120101nQ Q Q Q Q Q=+n+1n00Q Q=④求驱动方程JK触发器的特性方程为：1n n nQ JQ KQ+=+CP↓直接对照现态的系数，写出驱动方程的：n20n n210J QK Q Q==n n120n10J Q QK Q==11JK==⑤检查电路是否能够自启动将无效态010、011代入状态方程中进行计算，结果如下：010/0−−→011/0−−→100（有效态）故而能够自启动。
第一部分数字电子课程设计成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)1.1设计目的及设计思想 (1)1.2设计的作用 (1)1.3 设计的任务 (1)2 所用multisim软件环境介绍 (1)3 三位二进制同步加法计数器设计 (3)3.1 基本原理 (3)3.2 设计过程 (3)4序列信号发生器的设计 (6)4.1 基本原理 (6)4.2 设计过程 (6)5串行序列检测器电路设计 (7)5.1 基本原理 (7)5.2 设计过程 (8)6 仿真结果分析 (11)6.1 三位二进制同步加法计数器仿真 (11)6.2 序列信号发生器（发生序列100101）的仿真 (14)6.3 0110串行序列检测器电路设计 (17)7 设计总结和体会 (23)8 参考文献 (23)1 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。
了解计数器和序列信号发生器的工作原理。
1.2设计作用通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。
学会分析仿真结果的正确性，与理论计算值进行比较。
通过课程设计，加强动手，动脑的能力。
1.3设计任务1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。
2.设计一个序列信号发生器，要求发生序列100101。
2 所用multisim软件环境介绍multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。
针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。
其中教育版适合高校的教学使用。
目录
1 课程设计的目的与作用 (1)
2 设计任务 (1)
3 设计原理 (2)
3.1加法计数器 (2)
3.2全加器 (2)
3.3用集成芯片设计一个256进制的加法器 (2)
4实验步骤 (3)
4.1加法计数器 (3)
4.2全加器 (6)
4.3用集成芯片设计一个256进制的加法器 (7)
5仿真结果分析 (8)
6设计总结 (9)
7参考文献 (9)
1课程设计的目的与作用
（1）.了解同步计数器及序列信号发生器工作原理；
（2）.掌握计数器电路的分析，设计方法及应用；
（3）.掌握序列信号发生器的分析，设计方法及应用
2 设计任务
2.1加法计数器
（1）.设计一个循环型3位2进制加法计数器，其中无效状态为（001，010），组合电路选用与门和与非门等。
（2）.根据自己的设计接线。
（3）.检查无误后，测试其功能。
2.2全加器
（1）.设计一个全加器，选用一片74LS138芯片设计电路。
（2）.根据自己的设计接线。
（3）.检查无误后，测试其功能。
2.3 256进制的加法器
（1）.设计一个256进制的加法器并显示计数，选用两片74L163芯片设计电路。
（2）.根据自己的设计接线。
（3）.检查无误后，测试其功能。
3 设计原理
3.1加法计数器
（1）.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为：二进制，十进制和任意进制计数器。
计数器不仅有加法计数器，也有减法计数器。
如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。
在同步计数器中，个触发器共用同一个时钟信号。
（2）.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。
（3）.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。
3.2全加器
（1）.74LS138有三个输入端：A0,A1，A2 和八个输出端Q0-Q7. 3个使能输入端口分是STB,STC,STA,只有当STB=STC=0，STA=1时，译码器才能正常工作，否则译码器处于禁止状态，所有输出端为高电平。
（2）.
器可以处理低位进位，并输出本位加法进位。
多个全加器进行级联可以得到多位全加器
3.3用集成芯片设计一个256进制的加法器
选取两片74LS163芯片设计256进制加法计数器。
74LS163具有以下功能：
A.异步清零功能
当0
CR时，其他输入信号都不起作用，由时钟触发器的逻辑
=
=
CR时，计数器清零。
在0
特性知道，其异步输入端信号是优先的，0
R复位计数器也即使异步清零
=
CR正是通过D
的。
B.同步并行置数功能
当1=CR 、0=LD 时，在CP 上升沿操作下，并行输入数据30~d d 进入计数器，使
012310111213d d d d Q Q Q Q n n n n =++++。
C.二进制同步加法计数功能
当1==LD CR 时，若1==P T CT CT ,则计数器对CP 信号按照8421编码进行加法计数。
D.保持功能
当1==LD CR 时，若0=∙P T CT CT ,则计数器将保持原来状态不变。
对于进位信号有两种
情况，如果0=T CT ,那么0=CO ;若是1=T CT ,则n
n n n Q Q Q Q CO 0123=。
4实验步骤
4.1加法计数器
（1）.根据要求有其状态图如下图2所示。
图1 状态图
（2）.选择触发器，求时钟方程、输出方程、状态方程 A.选择触发器
由于触发器功能齐全、使用灵活，在这里选用3个CP 下降沿触发的边沿JK 触发器。
B.求时钟方程 采用同步方案，故取
CP 0=CP 1=CP 2=CP （1.1）
CP 是整个要设计的时序电路的输入时钟脉冲。
C.求输出方程 确定约束项
由所给题目有无效状态为001,010其对应的最小项为n n n Q Q Q 012和n
n n Q Q Q 012是约束项。
由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y 的卡诺
图，如图3所示。
Q 1
n
Q 0n
Q
图2 Y 的卡诺图
显然，根据图3得 n n n Q Q Q Y 012 (1.2)
D.
求状态方程
由图2所示状态图可直接画出如图4所示电路次态Q 2n+1
Q 1n+1Q 0
n+1
卡诺图。
再分解开便
可得到如图5所示各触发器的卡诺图。
Q 1
n
Q 0n
Q 2 图3 次态Q 2
n+1
Q 1n+1Q 0
n+1
卡诺图
Q 1
n
Q 0n
Q
(a) Q 2
n+1
卡诺图
Q 1
n
Q 0n
Q
(b) Q 1
n+1
卡诺图
Q 1
n
Q 0n
Q
(c) Q 0
n+1
卡诺图
图4 各触发器的卡诺图
显然，由图5所示各触发器的卡诺图便可很容易的得到
(1.3)
（3）求驱动方程 触发器的特性方程为
n n n Q K Q J Q +=+1 (1.4)
化简后可得驱动方程
10=J 10=K
n
n Q Q J 201= n Q K 01= (1.5)
n Q J 12= n n Q Q K 102=
（4）仿真电路图
图5 加法计数器仿真电路图
（5）检查电路能否自启动
将无效状态001、010式代入(1.2)(1.3)中进行计算，结果可见，所设计的时序电路能够自启动。
4.2全加器
1.写出标准与非表达式
1111i i i i i i i i i i i i i S A BC AB C A B C ABC ----=+++=1247m m m m
1111i i i i i i i i i i i i i C ABC A BC AB C ABC ----=+++=
3567m m m m
2.确认表达式2i A A = 1i A B = 01i A C -= 1247i S Y Y Y Y
= 3567i C Y Y Y Y = 3.仿真图
图6 全加器仿真电路图
4.3用集成芯片设计一个256进制的加法器
1. 74LS163的引脚功能
CP 是输入计数脉冲，也就是加到各个触发器的时钟信号端的时钟脉冲；CR 是清零端；LD 是置数控制端；P CT 和T CT 是两个计数器工作状态控制端；0D ~3D 是并行输入数据端；CO 是进位信号输出端；0Q ~3Q 是计数器状态输出端。
图7 74LS163状态表
2. 选用芯片的二进制同步加法计数功能，256进制正好是两片74LS163全用，所以
1==，1==P T CT CT 。
仿真图如下
图8 256进制加法器仿真图
5仿真结果分析
实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。
1. 三位二进制加法计数器，显示器的数字会按034567的顺序循环变化，证明001 010为不存在的约束项，电路连接正确。
2. 全加器，在这个设计实验中通过A i ，B i ，C 1i -的变化，输出S i 、C i 相应的值，证明设计合理且电路连接正确。
3. 集成芯片设计出的256位加法器，当一个显示器显示循环0123456789ABCDEF 当循环到F 时 另一个显示器显示数即增加1，直至循环制F ，计数器归零，证明设计合理，电路连接正确。
6设计总结
通过本次课程设计使我对同步计数器及74LS138芯片的工作原理有了更深的了解，同时掌握计数器电路的分析，设计方法及应用和序列信号发生器的分析，设计方法及应用，基本能够独立设计出一般简单的电路
7参考文献
[1]余孟尝.数字电子技术基础简明教程.3版.北京：高等教育出版社，2006.7
[2]张利萍.王向磊.数字电子技术实验. 沈阳：沈阳理工大学出版，2014.3。
