当前位置：文档之家 › 数字电路讲义-第四章w1-2013

数字电路讲义-第四章w1-2013

  • 格式：ppt
  • 大小：6.91 MB
  • 文档页数：104

下载文档原格式

  / 104

合集下载

数字电子电路课件第四章4.4

数字电子电路课件第四章4.4

0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
B1
C1
& ≥１
&
F
&
结论：同一功能可用不同电路实现
3．例 5－5 (P.259)
B3B2 B1B0 00
00 0
B3B2 01 11 10 B1B0 00
0 0 0 00 0
01 1 1 1 1
01 0
01 11 10 110 110
11 0 0 0 0 11 1 0 0 1
10 1 1 1 1
例 4－1 (P.130) 根据题意列真值表：
（1）与非－与非式
方法： a. 先求出最简与 －或式 (圈“1”格) b. 再对此与 －或式两次求反， 用狭摩根定理去掉一个非号
AB
C 00 01 11 10 00 0 1 0
A
10 1 1 1
B
F=AB+AC+BC
C
F=AB+AC+BC
=AB ·AC ·BC
ABC F
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
&
&
&F
&
（2）或非－或非式 方法：
a.先求出最简或 －与式 (圈“0”格) b.再对此与 －或式两次求反，用狭摩根定理去掉一个非号.
AB C 00 01 11 10
00 0 1 0 10 1 1 1
10 1 0 0 1
G0卡诺图
G1卡诺图
G0=B1B0+B1B0 =B1 B0 G1=B2B1+B2B1 =B2 B1 G2＝B3⊕ B2

数字电子技术基础(第四版)-第4章-组合逻辑电路解析

数字电子技术基础(第四版)-第4章-组合逻辑电路解析

1
Y (Y1Y2Y3) ' (( AB) '(BC) '( AC) ') '
2
Y AB BC AC
9
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC AC
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B、
0
C中有2个或3
第四章 组合逻辑电路
学习要点
了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。
1
4.1 概 述
2
数字电路
组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。
时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。
编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。
普通编码器 优先编码器
22
23
一、二进制编码器
设：编码器有M个输入，在这M个输入中， 只有一个输入为有效电平，其余M-1个输入 均为无效电平。有N个输出。则二者之间满 足M≤2N的关系。
二进制编码器——将一般信号编为二进制代 码的电路。
Y F( A)
5
组合电路的特点： 1. 输出仅由输入决定，与电路之前状态无关； 2. 电路结构中无反馈环路（无记忆）； 3. 能用基本门构成，即任何组合逻辑电路都能
用三种基本门实现。
6
4.2 组合逻辑电路的 分析和设计
7
4.2.1 组合逻辑电路的分析
8
逻辑图 例1：
1
逻辑表 达式

数字电子技术基础-第4章--

数字电子技术基础-第4章--

& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD 和SD 不受CP和D信号的影 响，具有最高的优先级。
RD
D
SD
二、CMOS主从结构的触发器
1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。
CP G1 D T G1
1
Q' G2
1
CP Q' T G3
Q 从 触 发 器
Q
G1
&
&
G2
G3
&
&
G4
Q' 主 触 发 器 G5 & &
Q' G6 1 G9
G7
&
&
G8
R
CP
S
主从RS触发器的缺点 R、S不能同时为1，即有效的输入电平 主从JK触发器可解决此问题
（二）主从JK触发器
主从RS触发器的缺点： 使用时有约束条件 RS=0。
CP G1 D T G1
1
Q' G2
1
CP Q' T G3
Q G3
1
Q G4
1
CP CP T G2 主触发器 CP 从触发器 CP
CP T G4
CP
3 ．具有直接置0端RD和直接置1端SD的CMOS边沿D触发器
集成触发器
一、集成触发器举例
1．TTL主从JK触发器74LS72
Q ┌ Q Vcc S D CP K3 K2 K1 ┌
CP J K
t CPH
t CPL

数字电子电路课件第四章(4)

数字电子电路课件第四章(4)

十进制数 8421BCD码
6+7=13
0110 + 0111
1101 + 0110 1, 0011
十进制数 8421BCD码
逢16进一
8+9=17
1000 + 1001 1, 0001 + 0110 1, 0111
4位二进制码相加有进位信号CO时，必须加6（0110） 进行修正。
精选ppt
8
F＝CO+F3F2F1F0 +F3F2F1F0 +F3F2F1F0 + F3F2F1F0
0 0 1 1 1 1 1精选p1pt 1
Y2 Y1 Y0 YEX YS
1111 1 1111 0 0000 1 0010 1 0100 1 0110 1 1000 1 1010 1 1100 1 1 1 1 0 1 14
0 1 2 3 4 5 6 7 ST
0 1 2 3 4 5 6 7 EN HPRI/BIN 低位片
组合逻辑电路的特点：
1．是多输入多输出的电路。 其模拟框图为
x1
x2 x3
组合逻辑电路
z1 z2 z3
xn
zm
…
… …
Z1 = f1（x1，x2，…，xn） Z2 = f2（x1，x2，…，xn）
Zm = fm（x1，精x选2p，pt …，xn）
1
2．输出仅由当前时刻的输入情况决定，而与该时刻以前 的输入无关。
被加数 加数
8 4
3
CO
2P 10
8 4
3
3 F3 F2
F1
2 Q 0 F0
10
CI
1
8 4
3
CO

数字电路 第四章组合逻辑电路课件

数字电路 第四章组合逻辑电路课件

优先级别从 I9 至 I0 递降
逻辑表达式
Y3 I 9 I 9 I 8 I 9 I 8 Y2 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I I I I I I I I I I I I 9 8 7 9 8 6 9 8 5 9 8 4 Y1 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I9 I8 I 7 I9 I8 I 6 I9 I8 I5 I 4 I3 I9 I8 I5 I 4 I 2 Y0 I 9 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 9 I 8 I 7 I 8 I 6 I 5 I 8 I 6 I 4 I 3 I 8 I 6 I 4 I 2 I1
1进行逻辑抽象1分析事件的因果关系确定输入变量和输出变量2定义逻辑状态的含义3列出真值表2写出逻辑函数式3选定器件类型将逻辑函数变换为适当形式4画出逻辑电路连接图不是必需的设计者人为选定原因结果一般为最简与或表达式真值表电路功能描述设计一个楼上楼下开关的控制逻辑电路来控制楼梯上的路灯使之在上楼前用楼下开关打开电灯上楼后用楼上开关关灭电灯
真值表
Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0

数字电子技术基础第4章数字电子技术基础课件

数字电子技术基础第4章数字电子技术基础课件

S
Q & G2
R
SD,RD
Qn1SRQn
D DQn D
（CP = 1期间有效）
G3 & S
Байду номын сангаас
& G4 R
1
CP
D
简化电路：省掉反相器。把G3的输出送到R端。 G3的输出为S·CP＝S·1＝S＝D＝R
(4-29)
二、主要特点
1、时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，
EN
内含 4 个基本 RS 触发器
2. 由或非门组成：CC4043(略)
(4-21)
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
S1 S2
R
+VCC
RSSRSRSSRS––––––––––11233412341212
1 2 3 5 6 10 11 12 14 15
16
1R
4
CP－控制时序电路工作节奏的固定频率的脉冲信号 ，一般是矩形波。
具有时钟脉冲CP控制的触发器称为同步触发器，或 时钟触发器，触发器状态的改变与时钟脉冲同步。
同步触发器： 同步 RS 触发器 同步 D 触发器
(4-23)
4.2.1 同步RS触发器
一、电路组成及工作原理 1. 电路及逻辑符号
控制门 只有CP=1时， G3、G4导通
&
01
1
11
不变
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。

数字电子技术基础第四章


&
G3
&
S=0，R=1：Qn+1=0
R
S=1，R=1：Qn+1=1(×)，
CP
S
CP回到0后状态不定 输入端R、S通过与非门
作用于基精本品PPRT S触发器。
1R C1 1S R CP S
（三）同步RS触发器
2. 特征(tèzhēng)表
RS
00 01 10 11
Qn+1
Qn 1 0 1(×)
3. 特征方程
CP
电路连接的特点：第一个触发器的CP1端作为计数脉冲CP输入 端，Q1与第二个触发器的CP2端相连，依次有Qi与CPi+1相连，触发 器的输出Q4Q3Q2Q1代表四位二进制数。
精品PPT
4. 应用(yìngyòng)
二、主从(zhǔcóng)触发 器
每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四位二进 制数，故称该电路为四位二进制计数器。
1. 逻辑(luójí)符号
输入信号：R、S（高有效） 时钟输入：CP 异步置0、置1：RD、SD
（不受CP限制，低有效） 输出信号：Q、Q
精品PPT
Q
Q
R 1R C1 1S S RD R CP S SD
2. 组成(zǔ chénɡ)及工作原理
组成：由两个同步RS触发器级联而成。
工作原理：
按照C同P步为高RS电触平发：器主的触功发能器翻输从转出触，A发、从B器 触发器时的钟状C态P不直变接，作Q用状于态主保触持。
精品PPT
3. 状态(zhuàngtài)转换图
特征表
D
Qn+1
0
0
1
1

数字电路讲义-第四章w1-2013

2的幂指数 ENα=1使标α的
输出有效 Is：输入选通；I7－I0：编码输入；Y2－Y0：编码输出 YS：输出允许；YEX：.允许扩展
.
.
.
简化扩展 输出
.
选通 低位
.
.
第三节编码器与译码器 二、译码器
译码是编码的逆过程，将输入的每个二进制代码赋予 的含义“翻译”过来，给出相应的输出信号。 ● 二进制 2-4线译码器――74LS139
BCD码译码器
？
余3格雷码的形成：看卡诺图 .
三、其他码变换电路（X/Y） 1.BCD/7SEG译码器
.
三、其他码变换电路（X/Y） 1.BDC/7SEG译码器
.
1.BDC/7SEG译码器
.
1.BDC/7SEG译码器
.
1.BDC/7SEG译码器
.
1.BDC/7SEG译码器
.
1.BDC/7SEG译码器
RBI：串行消隐输入 LT：灯测试输入
1.BDC/7SEG译码器
.
B0~B3: 译码地址输入 a~g: 字型显示译码输出 BI/RBO: 消隐输入/串行消隐输出 RBI：串行消隐输入 LT：灯测试输入
.
4-16线译码器 74154
.
74138 应用 例4-2 试用3-8线译码器同时实现下列逻辑函数
F1 (A,B,C)=∑m（1,2,4,7） F2 (A,B,C)=∑m（3,5,6,7） 并画出电路图
.
BCD码译码器
.
BCD码译码器
.
BCD码译码器
.
BCD码译码器
.
BCD码译码器
？
.
输出 函数
m0
m0
m1

数字电路第四版第4章组合逻辑电


03
利用多路复用器、编码 器等集成度更高的元件 代替多个小规模元件。
04
优化布线，减少不必要 的连线，降低元件间的 耦合。
提高电路速度
01
02
03
04
选择高速的逻辑门和元件，以 提高信号传输速度。
优化电路结构，减少信号传输 路径和延迟。
适当增加驱动强度，提高信号 的驱动能力。
避免信号在电路中产生反射和 振荡，减小信号延迟。
降低功耗
选择低功耗的逻辑门和元件，降低静 态功耗。
采用适当的电源管理技术，如电源关 断、时钟关断等，降低功耗。
优化电路结构，减少不必要的逻辑门 和元件，降低动态功耗。
优化布线，减小连线的电阻和电感， 降低信号传输过程中的功耗。
06 组合逻辑电路的实例分析
实例一：简单计算器电路
01
02
功能描述
实现基本的加、减、乘、除运 算功能。
的形式。
卡诺图法
利用卡诺图法将逻辑函 数表达式转换为易于实
现的形式。
卡诺图设计法
卡诺图法的基本原理
利用卡诺图法进行逻辑电路设 计的基本原理和方法。
卡诺图的构造
介绍如何构造卡诺图，以及卡 诺图中最小项和最大项的表示 方法。
卡诺图的简化
介绍如何利用卡诺图进行逻辑 函数的简化，以及如何利用卡 诺图进行逻辑电路的设计。
分析逻辑表达式时，需要注意表达式的化简，以减少所需的逻辑门数量，提高电路 的效率。
真值表分析
真值表是描述组合逻辑电路所有可能 输入情况下输出结果的表格。通过真 值表，可以全面了解电路的功能。
真值表可以帮助我们发现电路中可能 存在的冒险现象，如无关项引起的竞 争冒险。
真值表的列对应于输入变量的所有可能取值 ，行对应于输出变量的所有可能取值。在每 个格子中，填写对应输入取值下的输出取值 。

数字电路PPT课件第四章


第四章 组合逻辑电路
目的与要求：
1.掌握组合逻辑电路的定义、特点。 2.掌握组合电路的分析方法和设计方法。 3.掌握常用中规模器件及其应用。
重点与难点：
组合电路的分析和设计方法。
第四章 组合逻辑电路
4.1组合逻辑电路分析 4.2常用组合逻辑电路的介绍 4.3单元级组合逻辑电路的分析方法 4.4组合逻辑电路的设计 4.5组合逻辑电路中的竞争与冒险
4.2.4译码器
译码是编码的逆过程，译码即是将输入的某个二进制编 码翻译成特定的信号。
具有译码功能的逻辑电路称为译码器。
译码是编码的逆过程，是将输入的二进制代码赋予的含 义翻译过来，给出相应的输出高、低电平信号。常用的 译码器电路有二进制译码器、二-十进制译码器和显示 译码器。
4.2常用组合逻辑电路的介绍
Si Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCiC1i - 1 A00i
∑ 0 0 0
011
00S i
Ai Bi Ci1
Ci Ai Bi BiCi1 AiCi1
B0i 1 & 0 1 0
C
0 i1- 1
110
0C I 0 C O1
I0 I1 I2 I3 I4 I5 I6 I7
ST
74148
YS
QA QB QC
YEX
逻辑符号图
41 52 63 74 EI 5 A2 6 A1 7 GND 8
16 VCC 15 EO 14 GS 13 3 12 2 11 1 10 0 9 A0
引脚图
4.2常用组合逻辑电路的介绍
3)74148的扩展应用 ST
A1 B1 × × ×
×
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

A B C FA FB FC 1 111 00
FA=A FB=A B
1 101 00 1 011 00 1 001 00
FC=A B C 2.列出真值表
0 110 10 0 100 10 0 010 01
3.根据真值表或
0 000 00
逻辑函数表达式确定电 路的逻辑功能
N变量优先排队
精选ppt
6
例4-8：已知电路输出F=B（A+C），真值表如图，但经安装 后，测出结果为F’，试诊断其故障。
精选ppt
4
例: 分析如图电路 解 ：1.求出函数表达式
AABC
F=AABC+BABC+CABC 2.列真值表
ABC
ABCF
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
BABC CABC
三变量不全等
3.根据真值表或逻辑函数表达式确定电路的逻辑功能
精选ppt
5
例:分析如图电路
解 ：1.求函数表达式
精选ppt
7
例：分析电路。 S
1. 求逻辑函数
2. 真值表 3. 分析功能
精选ppt
全加器
8
第一节 组合电路的分析与设计 三、组合电路设计 设计步骤
1.根据题意，确定输入变量和输出函数的数目，列真值表 2.化简，求函数表达式 3.画出逻辑图
精选ppt
9
三、组合电路设计 例：设X、Y均为四位二进制数，他们分别是一个逻辑电路的
思考题：计算8bit数据线为1 的数量
精选ppt
12
第二节逻辑图形符号中的关联记号 一、逻辑非和极性指示符号
逻辑非符号是个小圈圈，当它示在符号框外输入（或输出） 端处时，就表示该输入（或输出）处的内部逻辑状态与外部逻 辑状态相反
极性指示符号是半空心箭头，当它示在符号框外输入（或输 出）端处时，就表示该输入（或输出）处的内部“1”状态与外 部逻辑电平L（低电平）相对应，内部“0”状态与外部逻辑电平 Ｈ（高电平）相对应，同时空心箭头的指向还表示信息流方向
40
BCD码译码器
精选ppt
41
BCD码译码器
精选ppt
42
BCD码译码器
精选ppt
43
BCD码译码器
？

精选ppt
44
BCD码译码器
？
余3格雷码的形成：看卡诺图
精选ppt
45
三、其他码变换电路（X/Y） 1.BCD/7SEG译码器
精选ppt
46
三、其他码变换电路（X/Y） 1.BDC/7SEG译码器
精选ppt
20
二、逻辑图形符号中的关联记号 例 写出如图电路的输出逻辑函数
精选ppt
21
第四章 组合电路 第三节编码器与译码器 一、编码器
在选定的一系列二进制数码中，赋予每个二进制数码 以某一固定含义。 ● 4-2线编码器
精选ppt
22
●4-2线编码器
精选ppt
23
一、编码器 ●4-2线编码器
m0
m1
m1
m2 m2 m3 m3
精选ppt
32
二、译码器
精选ppt
SA1A0 S A1A0 S A1A0 S A1A0
注意：原变量的取处
33
二、译码器
看：74LS139
精选ppt
34
二、译码器 3-8线译码器――74LS138
Y=？
看：74LS138
精选ppt
35
74LS138 的扩展 如何扩展？
精选ppt
26
精选ppt
27
精选ppt
28
精选ppt
简化扩展 输出
29
选通 低位
精选ppt
30
精选ppt
31
第三节编码器与译码器 二、译码器
译码是编码的逆过程，将输入的每个二进制代码赋予 的含义“翻译”过来，给出相应的输出信号。 ● 二进制 2-4线译码器――74LS139
输出 函数
m0
精选ppt
13
第二节逻辑图形符号中的关联记号 一、逻辑非和极性指示符号
注意：在同一张逻辑图上，状态标注法和电平标注法只能选 择其一，不可混用．
在涉及逻辑单元框内的功能时，只有逻辑状态的概念，而且
总是采用正逻辑约定。只有在讨论单元框之间的输入、输出信
号线时，才会有逻辑状态和逻辑电平两种标注法，也才有采用
精选ppt
36
74LS138 的扩展
精选ppt
37
4-16线译码器 74154
精选ppt
38
74138 应用
例4-2 试用3-8线译码器同时实现下列逻辑函数 F1 (A,B,C)=∑m（1,2,4,7） F2 (A,B,C)=∑m（3,5,6,7）
并画出电路图
精选ppt
39
BCD码译码器
精选ppt
X1
Y2 = f2 (X1，X2，┅，Xn－1)
X2
┇
┇
Ym-1= f m-1 (X1，X2，┅，Xn－1) Xn-1
组
Y1
合
Y2
电
┇
路
Ym-1
精选ppt
3
二、组合电路分析
化简
给定电路 函数表达式
真值表
逻辑功能描述
分析步骤： 1.根据电路求出函数表达式 2.列出真值表 3.根据真值表或逻辑函数表达式确定电 路的逻辑功能
输入与输出，当0≤X ≤4时 ，Y=X+1；当5≤X ≤9时 ， Y=X-1，且X不大于9。试设计逻辑电路
1.根据题意，确定输入变量和输出函数的数目，列真值表 2.化简，求函数表达式 3.画出逻辑图
精选ppt
10
三、组合电路设计 例：用逻辑门设计半加器
精选ppt
11
三、组合电路设计 例：用逻辑门设计全加器
负逻辑概念的可能性。
精选ppt
14
第二节逻辑图形符号中的关联记号 二、逻辑图形符号中的关联记号
精选ppt
15
二、逻辑图形符号中的关联记号
精选ppt
16
二、逻辑图形符号中的关联记号
精选ppt
17
二、逻辑图形符号中的关联记号
精选ppt
18
二、逻辑图形符号中的关联记号
精选ppt
19
二、逻辑图形符号中的关联记号 例 写出如图电路的输出逻辑函数
精选ppt
存在问题：
1.不编码时： 有输出00
2.多输入时： 输出00
3.扩展：
无法扩展 24
● 优先编码器74148优先级别/Z关联，数大表示优先级别高
2的幂指数 ENα=1使标α的
输出有效 Is：输入选通；I7－I0：编码输入；Y2－Y0：编码输出
YS：输出允许；YEX：精允选许ppt扩展
25
精选ppt
1
问题： A、B为输入（按键），输出为C。设计一个电路，当A、
B任意一个有效输入时，C有效输出。
精选ppt
2
第四章 组合电路
第一节 组合电路的分析与设计
一、组合电路特点
特点：任一时刻输出信号的稳态值，仅取决于该时刻的输 入信号，而与输入信号作用之前电路所处的状态无关。
组合电路的描述：
Y1 = f1 (X1，X2，┅，Xn－1)
精选ppt
47
1.BDC/7SEG译码器
精选ppt