当前位置：文档之家 › 数字电路第四章-组合逻辑电路

数字电路第四章-组合逻辑电路

  • 格式：ppt
  • 大小：331.00 KB
  • 文档页数：26

下载文档原格式

  / 26

合集下载

《数字电子技术基础》第五版：第四章 组合逻辑电路

《数字电子技术基础》第五版：第四章 组合逻辑电路


74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
数字电路：4 组合逻辑电路

数字电路：4 组合逻辑电路


= (A⊕ B) ⊕ C
A B C Z = A⊕ B L = (A⊕ B⊕C)
= A⊕B⊕C
000
0
0
2. 列写真值表。
001 010
0 1
1 1
3. 确定逻辑功能： 0 1 1
1
0
输入变量的取值中有奇数 1 0 0
1
1
个1时，L为1，否则L为0, 1 0 1
1
0
电路具有为奇校验功能。 1 1 0
0
1 0 1 11 0 1 1 0 10 1
1 1 1 10 0
3、确定电路逻辑功能
当A为0时，输出Y、Z分别与所 A B C X Y Z
对应的输入B、C相同；
00 000 0
当A为1时，输出Y、Z分别是输 0 0 1 0 0 1
入B、C 取反。
01 001 0
01 101 1 这个电路逻辑功能是对输入
10 011 1 的二进制码求反码。最高位为 1 0 1 1 1 0 符号位，0表示正数，1表示负 1 1 0 1 0 1
数，正数的反码与原码相同； 1 1 1 1 0 0
负数的数值部分是在原码的基
础上逐位求反。
例4:分析下图所示逻辑电路。
1、根据逻辑图写出输出函数的逻辑表达式
YY11
Y2Y2
YY33
(1) 由逻辑图写出各输出端的逻辑表达式； (2) 化简和变换逻辑表达式； (3) 列出真值表；
(4) 根据真值表或逻辑表达式，经分析最后确定其功能。
3、组合逻辑电路的分析举例 A =1 Z
例1 已知逻辑电路如图所
B
示，分析该电路的功能。
C
=1 L
解：1.根据逻辑图写出输出函数的逻辑表达式
数字电子技术基础 第4章

数字电子技术基础 第4章


在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：


1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
数字电子基础部分答案（康华光）第04章_组合逻辑习题解答

数字电子基础部分答案（康华光）第04章_组合逻辑习题解答

第四章组合逻辑习题解答4．1．2 组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。

解：由逻辑电路写出逻辑表达式=+=L AB AB A B首先将输入波形分段，然后逐段画出输出波形。

当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。

如图所示4．2．1 试用2输入与非门设计一个3输入的组合逻辑电路。

当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。

解：根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。

由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图1）设入变量为A.B.C输出变量为L，根据题意列真值表2）由卡诺图化简，经过变换得到逻辑表达式L A BC A BC=+=*3）用2输入与非门实现上述逻辑表达式4．2．7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。

当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。

试用2输入与非门设计该表决电路。

解： 1）设一位教练和三位球迷分别用A和B.C.D表示，并且这些输入变量为1时表示同意，为0时表示不同意，输出L表示表决结果。

L为1时表示同意判罚，为0时表示不同意。

由此列出真值表输入输出A B C D L2）由真值表画卡诺图由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非——与非运算式 *******L AB AC AD BCD AB AC AD B CD ==3）根据L 的逻辑表达式画出由2输入与非门组成的逻辑电路4．3．3 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险?解： 根据电路图写出逻辑表达式并化简得*L A B BC =+当A=0，C=1时，L B B =+ 有可能产生竞争冒险，为消除可能产生的竞争冒险，增加乘积项使AC ，使 *L A B BC A C =++ ，修改后的电路如图4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数0～9，编码器的输出为8421BCD码。

脉冲与数字电路第四章 组合电路设计

脉冲与数字电路第四章 组合电路设计


组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。
数字电子技术第四章课后习题答案（江晓安等编）

数字电子技术第四章课后习题答案（江晓安等编）

第四章组合逻辑电路‎1. 解： (a)(b)是相同的电路‎，均为同或电路‎。

2. 解：分析结果表明‎图(a)、(b)是相同的电路‎，均为同或电路‎。

同或电路的功‎能：输入相同输出‎为“1”；输入相异输出‎为“0”。

因此，输出为“0”(低电平)时，输入状态为A‎B＝01或103. 由真值表可看‎出，该电路是一位‎二进制数的全‎加电路，A为被加数，B为加数，C为低位向本‎位的进位，F1为本位向‎高位的进位，F2为本位的‎和位。

4. 解：函数关系如下‎：SF++⊕=+ABSABS BABS将具体的S值‎代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现‎，电路图如图(a)所示。

(2) 用与或门实现‎，电路图如图(b)所示。

6. 解因为一天24‎小时，所以需要5个‎变量。

P变量表示上‎午或下午，P＝0为上午，P=1为下午；ABCD表示‎时间数值。

真值表如表所‎示。

利用卡诺图化‎简如图(a)所示。

化简后的函数‎表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现‎的逻辑图如图‎(b )所示。

数字电子技术_第四章课后习题答案_(江晓安等编)

数字电子技术_第四章课后习题答案_(江晓安等编)

第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。

2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。

同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。

因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。

4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。

(2) 用与或门实现，电路图如图(b)所示。

6. 解因为一天24小时，所以需要5个变量。

P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。

真值表如表所示。

利用卡诺图化简如图(a)所示。

化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。

《数字电子技术基础》复习指导（第四章）

《数字电子技术基础》复习指导（第四章）

《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。

电路结构特点：只有门电路，不含存储（记忆）单元。

2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。

优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。

3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。

显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。

5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。

全加器：带低位进位的两个 1 位⼆进制数相加的电路。

超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。

6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。

7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。

竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。

消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。

2.由函数式列出真值表；3.根据真值表说明电路功能。

(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。

逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。

(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。

3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。

4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。

数字电路第四章组合逻辑电路

数字电路第四章组合逻辑电路


(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC




（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
数字电路第4章(3译码器及应用)_4

数字电路第4章(3译码器及应用)_4


出 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0
A0 Y7 Y6 Y5 Y4 Y 3 Y2 Y1 Y0
' ' Y0 A2 A1' A0 m0 ' Y1 A2 A1' A0 m1 ' ' Y2 A2 A1 A0 m 2
0 0 0 0 1 1 1 1
Y2 A3 A2 A1 A0 Y3 A3 A2 A1 A0 Y6 A3 A2 A1 A0 Y 7 A3 A2 A1 A0
Yi mi (i 0 ~ 9)
4线-10线译码器74HC42真值表
输
A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
输入：二进制代码（N位） 输出：2N个，每个输出对应一个最小项。 ★最简单是译码器是2线-4线译码器。 ★输入是三位二进制代码、有八种状态，八个输 出端分别对应其中一种输入状态。因此，又把 三位二进制译码器称为3线—8线译码器。
2线-4线译码器：
2线—4线译码器真值表 输
S' 1 0 0 0 0 A × 0 0 1 1
入
B × 0 1 0 1
输
Y'0 1 0 1 1 1 Y'1 1 1 0 1 1 Y'2 1 1 1 0 1
出
Y'3 1 1 1 1 0
写出各输出函数表达式：
Y0 (SAB) Y1 (SAB) Y2 (SAB)
Y3 (SAB)
Y' 3
数字电路与逻辑设计欧阳星明第四章组合逻辑电路习题

数字电路与逻辑设计欧阳星明第四章组合逻辑电路习题

第四章 | 本章练习本章练习1．组合逻辑电路是由什么器件构成的？其结构有何特点？重置2．图4。

14所示电路是否为组合电路？说明理由.图4.14重置3．分析图4。

15所示电路，说明电路功能。

重置4．分析图4.16所示电路,试画出用异或门实现该电路功能的最简电路.图4.16重置5．分析图4.17所示电路，试列出真值表,说明电路功能.重置A B C D W X Y Z A B C D W X Y Z0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 06．分析图4。

18所示电路，设输入ABCD为8421码，试列出真值表,说明电路功能。

图4.18重置A B C D W X Y Z A B C D W X Y Z0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 07．设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A=A 1A 0和B=B 1B 0，当A=B 时，输出F 为1，否则F 为0。

试用合适的逻辑门构造出最简电路。

8．设计一个代码转换电路，将一位十进制数的8421码转换成余3码.9．用与非门设计一个组合逻辑电路，该电路输入为一位十进制数的2421码，当输入的数为素数时,输出F 为1,否则F 为0。

重置10．设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0。

重置11．组合逻辑电路中产生竞争的原因是什么？竞争可以分为哪两种类型？重置12．什么叫组合逻辑电路中的险象?有哪几种消除险象的常用方法？。

电子教案《数字电子技术(第5版_杨志忠)》教学资源第4章_组合逻辑电路

数字电子技术（第5版）第4章组合逻辑电路1.(261)要用n 位二进制数为N 个对象编码，必须满足（）。

A. N = 2nB. N ≥ 2nC. N ≤ 2nD. N = n答案.C2.(268)串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。

A. 超前，逐位B. 逐位，超前C.逐位，逐位D.超前，超前答案.B3.(258)组合逻辑电路（）。

A. 可以用逻辑门构成B. 不可以用集成逻辑门构成C. 可以用集成逻辑门构成D. A与C均可答案.D4.(260)优先编码器的编码（）。

A.是唯一的B.不是唯一的C. 有时唯一，有时不唯一D. A、B、C都不对答案.A5.(262)用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（）。

A. 一定用与非门B. 不一定用与非门C. 一定用非门D.一定用或门答案.B6.(263)要使三线—八线译码器74LS138能正常工作时，其使能端ST A，ST B，ST C的电平信号应是（）。

A. 100B. 111C. 000D. 011答案.A7.(264)一个有n位地址码的数据选择器,它的数据输入端有（）。

A. 2n 个B. 2n- 1个C. 2n – 1个D. n个答案.A8.(270)要消除竞争—冒险，下列说法中错误的是（）。

A. 修改逻辑设计B.引入封锁脉冲C. 加滤波电容D. 以上都不对答案.D9.(266)四位比较器（74LS85）的三个输出信号A>B，A=B，A<B中，只有一个是有效信号时，它呈现（）。

A. 高电平B. 低电平C. 高阻D.任意电平答案.A10.(269)已知CAB+A+，左式和右式的两个逻辑图分别是X和Y，产生+=AABBCC竞争—冒险的是（）。

A. XB. YC. X和YD.都不是答案.B11.(267)采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（）。

A. 最高位B. 最低位C. 次高位D. 次低位答案.B12.(271)在下列逻辑电路中，不是组合逻辑电路的有（）。

4 组合逻辑电路

一、普通编码器
特点： 特点：任何时刻只允许 输入一个编码信号。 输入一个编码信号。 例：3位二进制普通编 位 码器
输 I0 I1 I2 I3 I4 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0
电工理论与应用电子系
Digital Electronics Technology
2010-10-6
4.2 组合逻辑电路的分析与设计方法
一火灾报警系统，设有烟感、 例：一火灾报警系统，设有烟感、温感和紫外光感三种 类型的火灾探测器。为了防止误报警， 类型的火灾探测器。为了防止误报警，只有当其中有两种 或两种以上类型的探测器发出火灾检测信号时， 或两种以上类型的探测器发出火灾检测信号时，报警系统 产生报警控制信号。设计一个产生报警控制信号的电路。 产生报警控制信号。设计一个产生报警控制信号的电路。 分析设计要求， 解：(1)分析设计要求，设输入输出变量并逻辑赋值； 分析设计要求 设输入输出变量并逻辑赋值； 输入变量：烟感 温感B，紫外线光感C； 输入变量：烟感A 、温感 ，紫外线光感 ； 输出变量：报警控制信号 。 输出变量：报警控制信号Y。 逻辑赋值： 表示肯定， 表示否定。 逻辑赋值：用1表示肯定，用0表示否定。 表示肯定 表示否定
A+ A'B = A+ B
0 '0 '
0 ' 0' ' 0
Y2 = I 7 + I 6 + I 5 + I 4
电工理论与应用电子系 Digital Electronics Technology
实例： 实例： 74HC148

数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件


-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端

数字电子技术第4章组合逻辑电路习题解答

00 0
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011

数字逻辑 第四章 组合逻辑电路

1
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路

数字电子技术 第4章 组合逻辑电路


图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路 图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的 门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是： （1）是组合逻辑电路（简称组合电路） （2）是时序逻辑电路（简称时序电路） 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到 达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

表达式化简成相应形式的最简表达式；
3、画出逻辑图。
用与非门实现
写原函数最简与或式
例：F1 = AB + CD = AB ·CD 用或非门实现 写原函数最简或与式
例：F2 = (A+B) · (C+D) = A+B + C+D
用与或非门实现
写反函数最简与或式
例：F3 = AB + C , 则 F3 = AB + C
BC A 0 1
00 01 11 10 1 1 1 1 Si
BC 00 01 11 10 A 0 1 1 1 1 1
(2)用卡诺图对其化简：
Ci Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 Ci=BiCi-1+AiCi-1+AiBi
Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =Bi(AiCi-1)+Bi(AiCi-1) =Ai Bi Ci-1 BC A 00 01 11 10 1 1 1 1 BC A 00 01 11 10 1 1 1 1
&
A
D
& &
&
B
S
1
(a)电 路
C
解：1、如图推导输出函数表达式。 2、化简： S=A· AB+B· AB=A（A+B）+B（A+B） =AB+AB=AB
C=AB
3、列真值表：
A 0 0 1 1
B 0 1 0 1
S
C
0 1 1 0
0 0 0 1
CO
半加器逻辑符号
4、功能分析： S为A、B的二进制和，C为本位向高 位的进位。 该电路为半加器，只考虑本位两数相加，以及 对高位的进位，不考虑低位对本位的进位。
例2：分析下图所示电路逻辑功能：
D F1 =1 F2
C
B
=1
F3
F4
A
解：
F1=D，F2=CA， F3=BA， F4=A
真值表：
A BC D 0000 0001 0010 0011 0100 0101 0110 0111 F4 F3 F2 F1 0000 0001 0010 0011 0100 0101 0110 0111 A BC D 1000 1001 1010 1011 1100 1101 1110 1111 F4 F3 F2 F1 1110 1111 1100 1101 1010 1011 1000 1001
输入 输出 D1 D2 D3 D4 F 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1
奇校验码产生电路
4.1.2 组合逻辑电路的设计
设计是分析的一个逆过程，由逻辑功能电路图。
设计步骤（双轨输入情况下） 1、根据给定的逻辑功能，列出真值表； 2、写出逻辑表达式，并根据所选器件，将原
3）逻辑图： A C B D
&
≥1
F
&
例 4.1.4 试设计一个1位二进制数比较单元。 解： (1) 列真值表
输 A 0 0 1 1
入 输 出 B FA<B FA=B FA>B 0 0 1 0 1 1 0 0 0 0 0 1 1 0 1 0
(2)写最简表达式； FA>B = AB
FA=B = A B + A B FA<B = AB
功能：将8421BCD码转换成2421BCD码。
3
4
例4.1.2 分析如图所示的逻辑电路的逻辑功能。
D1 D2 D3 D4
=1 =1 =1
F
解： (1)写出逻辑表达式 F = D1⊕ D2 ⊕ D3 ⊕ D4 = D1⊕ D2 ⊕ D3 ⊕ D4
(2) 列真值表
输入 输出 D1 D2 D3 D4 F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 (3) 确定逻辑功能
B C D
F
图 4.1.7 (b)
图(a) 为二级5与非门，图(b) 为三级4与非门。 图(b)虽然门电路数少，但级数多，致使工作速
度慢。
最简的标准 ： (1) 项数最少 (2) 每项中的变量数最少 (3)要求电 路的工作速度较高时，优先考虑级数最少
例1：设计一个一位全加器。
解：在半加器的基础上，考虑低位的进位：
Ai
Bi
Ci-1
全 加 器
Si Ci
(1)列出真值表：
Ai Bi Ci-1 Si 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
Ci 0 0 0 1 0 1 1 1
0 1
0 1
Ci=Ci-1(AiBi)+AiBi
(3)画逻辑电路，如下图(a)所示。
Ai Bi C i-1
& 1 & =1 =1
4
5
Si
Ci
图 4.1.4 (a) 全加器电路
CI
CO
D
图 4.1.4 (b) 全加器逻辑符号
S2 S1
S0

C
2
CO
CI
C
1
CO
CI
C
0
CO
CI
A2 B2
A1 B1
画逻辑电路图，
如右图(a)所示。
图 4.1.7 (a)
对函数还可做如下变换： F = AB + BC + BD + ABCD
= B ( A + C + D ) + ABCD
= B ACD + ABCD
C B A D A
& & & &
= B ACD · ABCD 相应的逻辑电路图， 如右图(b)所示。
第四章 组合逻辑电路
组合逻辑电路: 输出只取决于当时 于当 时的输入，且与电路以前的状态有 关。
I1 I2 In
组 合 电 路
图 4.0.1
F1 F2 Fn
其中，Ii 和 Fi 都是二值逻辑信号 Fi=fi（I1，I2，…In），（i=1,2,…，m）
4.1 SSI构成的组合逻辑电路的分析和设计
4.1.1 组合逻辑电路的分析 对给定电路进行功能分析。分析步骤： 1、从输入到输出逐级地推导输出函数表达式。 2、利用代数法或卡诺图法对表达式进行化简。 3、列出真值表。 4、功能分析，电路设计评估。
例4.1.1 分析下图所示逻辑电路的逻辑功能：
1
2
A 1 1 1 1 1 1 1 1
B C D F 0 0 0 1 0 0 1 1 0 1 0 Φ 0 1 1 Φ 1 0 0 Φ 1 0 1 Φ 1 1 0 Φ 1 1 1 Φ
2）卡诺图化简：
CD AB 00 00 01 11 Φ 10 1 01 11 10 1 1 1 Φ Φ Φ 1 Φ Φ
F=A+BD+BC
(3)画逻辑电路
A
1 & 1
F A <B F A =B FA > B
B
C
1
&
图 4.1.5
例 4.1.6 用与非门实现函数 F = AB + BC + BD + ABCD 。 解：由于函数已是最简与
A B B C B D B C D A
& & & & &
或式，直接将F两次取反
，
F
得= AB · F BC · BD · ABCD
A0 B0
用3个一位全加器串行实现3位二进制加法器
例2：设计一个四舍五入电路，输入ABCD按8421
BCD码表示一位十进制数X，F为输出，即：X≥5时
，F=1，X<5时，F=0。 解：1）列真值表：
真值表： A 0 0 0 0 0 0 0 0 B C D 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 F 0 0 0 0 0 1 1 1