当前位置：文档之家 › 实验三 MSI组合功能件的应用讲稿

实验三 MSI组合功能件的应用讲稿

  • 格式：ppt
  • 大小：299.00 KB
  • 文档页数：14

下载文档原格式

  / 14

合集下载

MSI进行组合设计

MSI进行组合设计

例：用8选1数选器74LS151实现逻辑函数 F=AB+AB+C
本题中L=n=3，将F展开成最小项之和，可得 F（A,B,C）= ∑m（1,2,3,4,5,7），若令A2=A,A1=B,A0=C, 且令D0=D6=0,D1=D2=D3=D4=D5=D7=1,则有F=Y，其逻辑电路 图如图所示。
VCC C B A
Y mi Di
i 0
7
①L≤n的情况 L为函数的输入变量数，n为选用的MUX的地址输入端数。 当L=n时，函数的最小项目数与数据选择器的数据输入 端数相同，故用数选器实现函数很简单。先将函数的输入
变量依次接数选器的选择输入端，然后按函数的真值表，
或者最小项之和式，规定数选器相应数据端Di接1还是0。 当L<n时，将MUX的高位地址输入端不用（接0或1），其 余同上。
2、人的血型有A、B、AB、O四种，输血时输 血者和受血者血型必须符合如图箭头指示的授受 关系，判断输血者和受血者的血型是否符合上述 规定，要求用数据选择器及与非门实现（提示： 用两个逻辑变量的4中取值分别代表4种血型，比 如00代表A,01代表B，10代表AB，11代表O）。
A B AB O A B
实验内容： 2、用74LS151（八选一数选器）设计四人表决电 路。要求：四人表决，三人或三人以上同意时， 决议才能通过；否则无效。 解：设
成数据选择器，有三个数据选择输入端A0、A1、A2,
可选择D0-D7共8个数据源，具有两个互补输出端，
同相输出端Y和反相输出端W
74LS151功能表
输 入 G 1 0 0 0 0 0 0 0 0 输 出 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 × 0 0 0 0 1 1 1 1 × 0 0 1 1 0 0 1 1 × 0 1 0 1 0 1 0 1

数字电路与逻辑设计(第三版)课件：常用组合逻辑电路及MSI组合电路模块的应用

数字电路与逻辑设计(第三版)课件：常用组合逻辑电路及MSI组合电路模块的应用
器的框图，表 3-1 是它的真值表。表中只列出了输入 I0 ~I 7
可能出现的组合，其他组合都是不可能发生的，也就是约束。
约束可以表示为
Ii I j =0 (i ≠ j ， i ， j =0 ， 1 ，…， 7 )
常用组合逻辑电路及 MSI 组合电路模块的应用
图 3-1 三位二进制普通编码器的框图
图 3－14 为二—十进制译码器的逻辑图。
图 3－14 二—十进制译码器的逻辑图
常用组合逻辑电路及 MSI 组合电路模块的应用
3. 显示译码器
在数字系统中，经常需要将数字、文字、符号的二进制
代码翻译成人们习惯的形式，直观地显示出来，以便掌握和
监控系统的运行情况。把二进制代码翻译出来以供显示器件
显示的电路称为显示译码器。设计显示译码器时，首先要了
最低。真值表中的“ × ”表示该输入信号取值无论是 0还是
1 都无所谓，不影响电路的输出。
常用组合逻辑电路及 MSI 组合电路模块的应用
图 3-3 三位二进制优先编码器的框图
常用组合逻辑电路及 MSI 组合电路模块的应用
常用组合逻辑电路及 MSI 组合电路模块的应用
由表 3-2 真值表可以写出如下逻辑表达式:
图。
图 3-6 8421BCD 普通编码器的逻辑图
常用组合逻辑电路及 MSI 组合电路模块的应用
4.8421BCD 优先编码器
用四位 8421 二进制代码对 0~9 这十个允许同时出现的
十进制数按一定优先顺序进行编码，当有一个以上信号同时
出现时，只对其中优先级别最高的一个进行编码，这样的电
路称为8421BCD 优先编码器。 8421BCD 优先编码器的框图
真值表，表中假定 1010~1111共六个输入组合不会出现。

4.3常用的MSI组合逻辑器件及应用

4.3常用的MSI组合逻辑器件及应用

1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1
1 1 1 1 1 1
真值表：
A
0 0 0 0 0 0 0 0 1 1 1
B
0 0 0 0 1 1 1 1 0 0 0
0 1 1
C
0 0 1
D
0 1 0
F3 F2
0 0 0 0 0 1 1 1 1 1 × ×
0 1 1 1
F1 F0
1 0 0 1 1 0 0
1 1 0 × ×
F3 ( A, B, C , D ) = ∑ m(5,6,7,8,9) F2 ( A, B, C , D) = ∑ m(1, 2,3, 4,9) F1 ( A, B, C , D ) = ∑ m(0,3, 4,7,8) F0 ( A, B, C , D ) = ∑ m(0, 2, 4,6,8)
E1 = 1 E2 , E3 同时为低 （E2 + E3 = 0） Y0 = A2 A1 A0 = m0 = M 0 Y1 = A2 A1 A0 = m1 = M 1 …… Y7 = A2 A1 A0 = m7 = M 7
译码器的应用： 1、译码 2、 实现逻辑函数
例1 试用74LS138实现下列逻辑函数
× 1 × × × × × 0 1
× 1 × × × ×
× 1 × × × ×
1 1 1 1
0 0 0 0 0 0 1
1
1 1
0

实验五MSI组合逻辑功能部件的应用与测试

实验五MSI组合逻辑功能部件的应用与测试

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2
S1 S2 S3
（a）
（2） 74LS138的功能
16 15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3
Y4 Y5 Y6
3线—8线译码器
A0 A1 A2 S2 S3 S1 Y7 GND 12345678
（b）
3. 74LS151数据选择器逻辑功能测试
将74LS151地址端、数据端、使能端接逻辑开关，输出端 接逻辑电平显示器，逐项测试74LS151的逻辑功能。
4. 用74LS151设计三变量表决电路，连接电路并验证结果。
（b）
7ห้องสมุดไป่ตู้LS20
图中，A0、A1、A2为地址输入端，S1、S2、S3为使能端。当
S1=1， S2+S3=0时，译码器工作。地址码所指定的输出端有 有用信号（0）输出，其它所有输出端均为无用信号（1）输 出。74LS138实际上是一个最大项产生器。即：
Y0=A2+A1+A0 Y2=A2+A1+A0 Y4=A2+A1+A0 Y6=A2+A1+A0
74LS151可用做多通道传输，数码比较以及实现组合逻辑 函数等。
三.实验内容
1. 74LS138译码器逻辑功能测试
将74LS138使能端及地址端分别接至逻辑电平开关输出口， 8个输出端依次连接到逻辑电平显示器输入口上，然后拨动开 关，逐项测试74LS138的逻辑功能。
2. 用74LS138和适当的逻辑门设计一个全加器，连接电路 并验证结果。
2. 74LS151的功能与应用 （1）74LS138的逻辑符号及引脚排列如图（a）、（b）

用MSI器件的组合电路实验

用MSI器件的组合电路实验

实验六用MSI器件的组合电路实验姓名：郑伟杰班级：软件一班学号：1025116038日期：2012.4.3一、实验目的1. 熟悉常用的MSI器件。

2. 掌握用MSI芯片的组合电路设计。

二、仪器及器材仪器：逻辑箱器材：74LS04、74LS20、74LS138、74LS153、74LS83三、预习要求：参阅附录熟悉本次实验所用集成块的管脚和真值表。

四、实验内容1.验证3—8译码器的逻辑功能，注意74LS138为低电位中的译码器。

接好电路并让使能端G1=1；G2A=0；G2B=0C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 02.用3—8译码器74LS138构成一位全加器：（1）逻辑表达式：S（A， B, Ci-1）= （1， 2， 4， 7）Ci（A， B, Ci-1）= （3， 5， 6， 7）（2）逻辑电路图：（3）在实验箱上用74LS138及74LS20构成全加器，并根据实验结果填写真值表。

表6—2A B Ci-1 S Ci0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 13.验证4路选择器74LS153的逻辑功能，接好电路并让使能端G=0表6—3 G=0控制端数据输入输出B A a3 a2 a1 a0 Y0 0 ΦΦΦ0 00 0 ΦΦΦ 1 10 1 ΦΦ0 Φ00 1 ΦΦ 1 Φ 11 0 Φ0 ΦΦ01 0 Φ 1 ΦΦ 11 1 0 ΦΦΦ01 1 1 ΦΦΦ 14.用4路选择器74LS153构成一位全加器：（1）逻辑电路图：（2）在逻辑箱上用74LS153组成全加器，并根据实验结果填写以下真值表：表6—4A B Ci-1 S Ci0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 15.代码转换：利用4位全加器进行代码转换，转换过程如下：用74LS83芯片实现：输入余3码A B C D X数码管显示L4 L3 L2 L10 0 0 0 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 2 0 1 0 1 0 0 1 1 3 0 1 1 0 0 1 0 0 4 0 1 1 1 0 1 0 1 5 1 0 0 0 0 1 1 6 1 0 0 10 1 1 1 7 1 0 1 01 0 0 0 8 1 0 1 1 1 0 0 1 9 1 1 0 0。

实验03-MSI组合逻辑模块应用

实验03-MSI组合逻辑模块应用

实验三MSI组合逻辑芯片的应用一、实验目的1.进一步熟悉组合逻辑电路的设计流程方法、步骤；2.学会应用MSI组合逻辑芯片来设计符合要求的逻辑电路；3.进一步熟悉组合逻辑电路的测试方法、功能验证及冒险消除方法；4.进一步熟悉使用Multisim仿真软件辅助设计电路。

二、实验任务（建议学时：2学时）基本实验任务(任选两个完成)1.三个开关控制一盏灯。

（用一片74LS86和两片74LS00完成设计）设计一个三室一厅卫生间照明控制电路，要求分别安装在三个卧室的开关A、B、C都能独立控制灯Y的亮、灭。

（用一片74LS11和一片74LS04完成设计）2.设计一个四人表决器。

（用两片74LS08和一片74LS32完成设计）当对表决事件表示同意的人数≥3人时表决有效，指示灯点亮。

3.设计一个用电超载报警电路。

（用两片74LS00完成设计）现有三个用电设备，其电功率分别为200W、350W、300W。

要求当总用电量超过500W 时报警灯立即点亮。

4.设计一个水泵控制电路。

（用一片74LS04和两片74LS00完成设计）有一水箱有大小两台水泵M L和M S供水，如图2-1所示。

水箱中设置了3个水位检测元件Ａ、Ｂ、Ｃ。

水位低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过Ｃ点时两水泵停止工作；水位低于Ｃ点而高于Ｂ点时M S 单独工作；水位低于Ｂ点而高于Ａ点时M L单独工作；水位低于Ａ点时M L和M S同时工作。

图2-1扩展实验任务（电类本科生必做，任选一个）1.设计一个交通灯工作状态监视电路。

（用一片74LS04和两片74LS00完成设计）路口红、绿、黄三种颜色交通灯分别表示车辆“停止”、“通行”、“缓行”三种行车状态。

正常情况下，任何时刻同一方向有且只有一盏灯被点亮，且不能全灭，否则被认为交通灯系统发生故障。

一旦系统发生故障，要求点亮“交通灯工作状态”报警灯。

2.设计一个4位数字密码锁。

数字电路第5章 常用MSI组合逻辑器件及其应用幻灯片


P
P a
a
=1 M
N
M M N
P 为输入脉冲，其工作频率50~60HZ a 为译码电路输出的一个段位显示控制信号 M 、N 为液晶电极控制信号
异或门将输入脉冲和段位显示控制信号相异或输出的信号，与 原输入脉冲产生一个M-N的交变电压，使液晶显示器正常显示字符。
点亮七段液晶数码管的方法与半导体数码管的类似。 19
1.工作原理
MSI：74LS151（8选1、互补输出）
D0
A1 A0 Y
D1
Y 0 0 D0
D2
0 1 D1
D3
A1 A0
1 0 D2 1 1 D3
Y=Di （地址选择信号A1A0决定Di）
CC14539、74LS153（双4选1）
2. 4选1数据选择器
当S1 0时，Y1 D1i
当S1
1时，Y 1
如双2线-4线译码器CC4555）
•利用使能端可将多片138级连使用，如进行4线-16线译码
12
第5章常用MSI组合逻辑器件及其应用
【例】 用两片74LS138接成4—16线译码器。
D3 D2 D1 D0
124
+5V
&
124
G2B G2A G1
&
74LS138(1)
01234567
74LS138(2)
数据选择器的逻辑功能的K图描述 例：八选一数据选择器CT74LS151的K图描述
5.1.2 编码器
1.普通编码器（不允许两个或两个以上的输入有效） 编 码：在选定的一系列二进制数码中，赋予数码特定含义的过程 编码器：执行编码功能的电路
5
第5章常用MSI组合逻辑器件及其应用 2.优先编码器（允许多个输入有效） 原理：对输入信号按优先顺序排队，当几个输入信号同时出现时， 只对其中优先权最高的一个信号进行编码 实例：8线－3线优先编码器74LS148（符号：P.112）的介绍：

实验三-验证性实验—MSI译码器逻辑功能测试

实验三 验证性实验——MSI 译码器逻辑功能测试一．实验目的1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。

二．实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。

译码器可分为通用译码器和显示译码器两大类。

前者又分为变量译码器和代码变换译码器。

l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。

若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。

例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。

以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。

其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。

表3-1为74LSl38功能表。

当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。

当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。

）；或S 1=×，¯S 2+¯S3=1时，译码器被禁止，所有输出同时为l 。

表3-1图3-1 3—8线译码器74LS138逻辑图及引脚排列A 0 A 1 A 2 (a)(b)74LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。

利用MSI设计组合逻辑电路实验报告

利用MSI设计组合逻辑电路实验报告一、实验目的1、掌握时序电路的设计2、熟练运用JK触发器二、实验仪器及器件1. 数字电路实验箱、数字万用表、示波器。

2. 器件：74LS48，74LS197，74LS153，各种逻辑门三、实验内容内容一：1、问题描述（1）利用JK触发器，设计具备完整功能74LS197的模块电路（2）设计测试系统，能够比较74LS197芯片与自行设计的模块电路具备完全相同的功能2、设计分析（1）关于74LS197MR 是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。

D0~D3 是并行输入数据端；Q0~Q3是计数器状态输出端。

74LS197 具有以下功能：A、清零功能当 MR=0 时，计数器异步清零。

B、置数功能当 MR=1，PL=0，计数器异步置数，预置功能，Q0-Q3与D0-D3一致。

C、PL=MR=1，clock由CLK1输入，CLK2与Q0相连，得到二、四、八、十六分频。

（2）JK触发器本实验中仅使用JK状态相同的情况，即保持和计数翻转。

（3）74ls197中的CLK1和CLK2分别对应于两个JK触发器中的CLK，另外另个JK触发器的CLK与JK触发的Q级联。

3、逻辑图4、比较测试（1）MR为0时，不管CLK1/CLK2如何，均清零。

测试程序如下：波形结果如下：如图中所示，黄色部分为74ls197波形图，蓝色为模块电路波形图。

两波形图一致，输出均为低电平，验证正确。

（2）MR=1,PL=0，并行送数状态，Q与对应D一致测试程序如下：波形结果如下：（3）PL=MR=1，clock由CLK1输入，CLK2与Q0相连，得到二、四、八、十六分频。

测试程序如下：波形结果如下：如图中所示，黄色部分为74ls197波形图，蓝色为模块电路波形图。

两波形图一致，输出均为16进制计数，验证正确。

内容二：1、问题描述（1）利用JK触发器，设计具备完整功能74LS194的模块电路（2）设计测试系统，能够比较74LS194芯片与自行设计的模块电路具备完全相同的功能。

实验三MSI组合功能器件的应用(一)

述实验收获和体会； ⑧参考文献，记录实验过程阅读的有关资料，包含资料名称、作者等。 （2）书写 字迹清楚、布局合理。
附录 2 预习报告与实验报告评价标准（总 100 分） 1.格式要求（25 分），指是否按照格式要求写作，是否有缺少某一项目，包括： （1）实验基本信息（10 分） 实验名称、实验目的、实验仪器设备、所需元器件 （2）具体内容（15 分） 实验原理、实验内容、仿真/硬件实验数据、仿真/硬件实验结论、实验注意事项 2.内容要求（65 分），指各部分内容是否按照要求填写，包括： （1）各项内容是否描述准确（15 分）
7
mi Di i 0
其引脚排列图如图 3-4 所示。
表 3-2 74HC151 功能表
输入
输出
E
S2S1S0
Y
1 ×××
0
0
000
D0
0
001
D1
0
010
D2
0
011
D3
0
100
D4
0
101
D5
0
110
D6
0
111
D7
16 15 14 13 12 11 10 9 VCC D4 D5 D6 D7 S0 S1 S2
A0，它们共有 8 种组合状态，即可译出 8 个输出信号Y 0 ~ Y 7 ，输出为低电平有效。其功能表如表 3-3 所示。
16 15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
74HC138
A0 A1 A2 E1 E2 E3 Y7 GND
(a)
1 2 3 4 (b)5 6 7 8
表3374hc138功能表附录1实验报告要求1结构实验名称目的与要求实验原理包括实验电路的设计方法系统框图原理图测试方案等要求在实验前完成不要大量抄实验讲义上已有的内容
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2.献血电路的设计 (1)按照下图接线；
+5V
b(K2)
(2)功能测试。
16 15 14 13 12 11 10 9
14 13 12 11 10 9 8
74LS153
1 2 3 4 5 6 7 8
74LS00
1 2 3 4 5 6 7
GND
a(K1) c(K3) d(K4) Y(L5)
六、实验报告要求
实验三 MSI组合功能件的应用
一、实验目的
1.掌握数据选择器、译码器等MSI组合功能件使用方法； 2.熟悉MSI组合功能件的应用。
二、实验原理
1.数据选择器
数据输出
选择 输入 A1 A0
1 2 74LS153
Y
ST
D0 D1 D2 D3 数据输入
选通 输入
ST 0时
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
3
4 6
12 2C
74LS138
74LS20
11 10 2B 9 2A 8 2Y
1D 5
GND 7
GND 8
Y ABCD
三、实验内容
1.用3线-8线译码器和与非门设计一个一位二进制全减器。 2.用4选1数据选择器和最少的与非门设计一个血型检测电路。 说明：输血时，输血者与受血者必须符合图1的规定，否则有生 命危险。
12 4A
74LS153
74LS00
11 4Y 10 3B 9 3A 8 3Y
1D0
1Y
GND 7
GND 8
Y AB
2.译码器 译码输出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 S1 S2 S3
译码输入
使能输入
按标准最小项取非作为相应的输出，输出端依次输出低电平
Y ab abd abc abcd
设A1=a、A0=b 比较对照： Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0 则： D0 1、D1 d、D2 c、D3 cd Y a b A1 A0 Y 1 S 74LS153 2 D0 D1 D2 D3
1.写出设计过程，包括叙述有关设计技巧，画出设计的 电路图； 2.记录检测结果，并进行分析。
74LS153 双4选1数据选择器
1ST A1 1D3 1D2 1D1
1 2 3 4 5 6 7 16
74LS00 四2输入与非门
1A 1B 1Y 2A 2B 2Y
1 2 14 VCC 13 4B
VCC 2ST A0 2D3 2D2 2D1 2D0 2Y
15
14 13 12 11 10 9
3
4 5 6
第四步：搭接线路，测试验证
2.献血电路的设计
ab–献血者血型
cd–受血者血型 a 0 0 0 0 0 0 1 1 1 b 0 0 0 0 1 1 0 0 1 c 0 0 1 1 0 1 1 1 1
真值表
1 - 符合献血规定 0 0 - O型 0 1 - A型 Y 0 – 不符合献血规定 1 0 - B型 1 1 - AB型 d Y 0 1 1 1 0 1 逻辑式： 1 1 1 1 Y ab abd abc abcd 1 1 0 1 1 1 1 1
Di
设A2=Ai、A1=Bi、A0=Ci-1
Ci
&
&
则： Di Y1 Y2 Y4 Y7
Ci Y1 Y2 Y3 Y7
第三步：画出逻辑电路图
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138 A0 A1 A2 S1 S2 S3 Ci-1 Bi Ai 1 0 逻辑图 0
A 输 B 血 者 AB O A 受 血 AB 者 B O
图1 正确的 输血流程图
四、设计过程
1.一位二进制全减器的设计
Ai –被减数
Bi –减数
Ci -1 –来自低位的借位
Di –差 Ai 0 0 0 0 Bi 0 0 1 1 Ci -1 0 1 0 1
Ci –向高位的借位
Di Ci 0 0 1 1 1 1 0 1 Ai Bi Ci -1 1 1 1 1 0 0 0 1 1 0 1 1 Di Ci 1 0 0 0 0 0 1 1
74LS138功能表
S1
0 1 1 1 1 1 1 1 1
输入 S 2 S 3 A2 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1
输出
A1
A0
0 0 1 1 0 0 1 1
Y 0 Y1 Y 2 Y 3 Y 4 Y 5 Y 6 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
&
1
d c 逻辑图
五、实验步骤
1.一位二进制全减器的设计 (1)按照下图接线；
+5V
(2)功能测试。
Ci(L5)
16 15 14 13 12 11 10 9
14 13 12 11 10 9 8
74LS138
1 2 3 4 5 6 7 8
74LS20
1 2 3 4 5 6 7
GND Ci –1 Bi Ai (K3) (K2)(K1) Di(L6)
Y7 1 1 1 1 1 1 1 1 1 0
74LS153 3线-8线译码器
A0 A1 A2 S3 S2 S1 Y7
1 2 3 4 5 6 7
74LS20 双4输入与非门
1A 1B 1C 1Y
1 2 14 VCC 13 2D
16
15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
第一步：根据实际问题写出真值表
第二步：写出逻辑表达式并作相应的转换
逻辑式：D Ai BiC Ai B C i 1 A Bi C i 1 A B C m m m m i i 1 i i i i i 1 1 2 4 7
Ci Ai BiCi 1 Ai Bi C i 1 Ai BiCi 1 Ai BiCi 1 m1 m2 m3 m7