实验一组合逻辑电路设计

实验1门电路功能测试及组合逻辑电路设计实验1门电路功能测试及组合逻辑电路设计1 实验⽬的（1）掌握常⽤门电路的逻辑功能及测试⽅法。

（2）掌握⽤⼩规模集成电路设计组合逻辑电路的⽅法。

2实验仪器设备与主要器件数字电路实验箱⼀个；电压源⼀台；双踪⽰波器⼀台；74LS00（四2输⼊与⾮门）⼀⽚;74LS10（三3输⼊与⾮门）⼀⽚；74LS04（六反相器）⼀⽚。

3实验原理（1）静态逻辑功能测试静态逻辑功能测试⽤来检查门电路的真值表，确认门电路的逻辑功能正确与否。

实验时，可将74LS00中的⼀个与⾮门的输⼊端A、B分别作为输⼊逻辑变量，加⾼、低电平，观察输出电平是否符合表1的与⾮门真值表。

测试电路如图1所⽰。

实验输⼊端ＡＢ输⼊的⾼低电平由数字电路实验箱中逻辑电平产⽣电路。

输出Ｆ可直接插⾄逻辑电平指⽰电路的某⼀路进⾏显⽰。

图1表１７４LS00与⾮门真值表（2）动态逻辑功能测试动态逻辑功能测试输⼊信号波形和电路图如图2及图3所⽰。

0Vit 图2U1A74LS00D (A)V(B)K=1或0图3动态测试⽤于数字系统运⾏中逻辑功能的检查。

测试时，电路输⼊串⾏数字信号，⽤⽰波器⽐较输⼊与输出信号波形，以此来确定电路的功能。

实验时。

与⾮门输⼊端A加1kHz的脉冲信号Vi，如图2所⽰，另⼀端加上开关信号，观察Ｆ输出波形是否符合功能要求。

４实验内容（１）对７４ＬＳ００进⾏功能测试，按图１实现静态测试，测试结果与表１对照，说明测试的门电路功能是否正确；按图２实现动态功能测试，画出输⼊输出的同步波形图，并说明实验所得的波形是否符合功能要求。

实验1仿真图仿真结果图实验结果；静态测试与表1相符，即74ＬＳ00的四个与⾮门功能均正确。

动态测试结果如下图，波形符合与⾮门功能要求。

（２）分析图４所⽰电路的逻辑功能，将测试结果填⼊表２的Ｆ列中，并写出逻辑表达式。

74LS00N图4实验结果：测试结果如表２所⽰。

逻辑表达式：Ｆ＝ＡＢ＋ＢＣ＋ＡＣ表2 测试结果表（３）设计⼀个控制楼梯电灯的开关控制器。

z实验内容：实验一 基于小规模（SSI）基本门电路的组合逻辑电路设计一、实验目的（1）掌握基于小规模（SSI）基本门电路的组合逻辑电路设计的基本方法；（2）用实验验证所设计电路的逻辑功能。

二、实验内容（1）设计一个裁判电路，如举重比赛有三个裁判，一个主裁判，两个副裁判。

试举是否成功的判决，由每个裁判按下一个自己面前的按钮来决定，只要两个以上的裁判（其中必需包含主裁判）判明成功，表示成功的灯才亮，请设计这个电路。

（2）设计一个优先电路，它有A、B和C三个输入信号，且分别由PA、PB和PC输出，同一时间内只能有一信号通过，其优先顺序：A最先，B其次，C最后。

（3）设计一个2线至4线译码电路。

当A0=0，A1=0时，则B0端输出为1，其余B1、B2、B3各端输出为0；当A0=1，A1=0，则B1端输出为1，其余各端为0；其它状态依此类推，其输出控制三态门，以构成一个频率选择电路。

（4）是设计用两只开关同时控制一只楼梯中电灯的逻辑电路。

（5）试用异或门设计一个四位B/G（二进制码转换格雷码）或G/B的变换。

（6）设计一个实现四舍五入的组合电路。

（7）试设计两个一位二进制数A=B、A>B和A<B的比较电路。

（8）设计一个加减器，即在附加变量M控制下，既能做加法运算又能做减法运算的电路。

三、实验仪器与器材（1）仪器：数字电子技术实验箱、三用表、直流稳压电源、双踪示波器；（2）器材：74LS00 （四—2输入与非门）74LS04 （六非门）74LS20 （二—4输入与非门）74LS32 （四—2输入或门）74LS86 （四—2输入与非门）74LS126 （三态门）等等。

实验二 中规模（MSI）常用组合电路及其应用一、实验目的（1）验证几种常用组合逻辑电路的逻辑功能；（2）掌握各种逻辑门的应用。

二、实验内容（1）试用多片8线-3线优先编码器74LS148组成32线-5线优先编码器。

（2）试用多片4线-16线译码器74LS154组成5线-32线译码器。

实验箱使用注意事项
学生在使用实验箱时，应注意遵守实验室规定，正确连接电源和信号线， 避免短路和过载等事故发生。
实验工具介绍
实验工具类型
数字电子技术实验中常用的实验工具包括万用表、示波器、信号 发生器和逻辑分析仪等。
实验工具功能
这些工具用于测量电路的各种参数，如电压、电流、波形等，以及 验证电路的功能和性能。
01
02
03
逻辑门
最基本的逻辑元件，如与 门、或门、非门等，用于 实现基本的逻辑运算。
触发器
用于存储一位二进制信息， 具有置位、复位和保持功 能。
寄存器
由多个触发器组成，用于 存储多位二进制信息。
组合逻辑电路的设计方法
列出真值表
根据逻辑功能，列出输入和输 出信号的所有可能取值情况。
写出表达式
根据真值表，列出输出信号的 逻辑表达式。
05 实验结果与分析
实验结果展示
实验结果一
根据给定的逻辑函数表达式，成 功设计了对应的组合逻辑电路， 实现了预期的逻辑功能。
实验结果二
通过仿真软件对所设计的组合逻 辑电路进行了仿真测试，验证了 电路的正确性和稳定性。
实验结果三
在实际硬件平台上搭建了所设计 的组合逻辑电路，经过测试，实 现了预期的逻辑功能，验证了电 路的可实现性。
路图。
确保电路图清晰易懂，标注必要 的说明和标注。
检查电路图的正确性，确保输入 与输出之间的逻辑关系正确无误。
连接电路并测试
根据逻辑电路图，正确连接各 逻辑门和输入输出端口。
检查连接无误后，进行功能测 试，验证电路是否满足设计要 求。
如果测试结果不符合预期，检 查电路连接和设计，并进行必 要的调整和修正。
数字电子技术实验-组合逻辑电路 设计

实验一组合逻辑电路的设计（一）
1.实验目的
1，掌握组合逻辑电路的功能分析与测试
2，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。

2.实验器材
74LS00 二输入四与非门
74LS04 六门反向器
74LS10 三输入三与非门
74LS86 二输入四异或门
74LS73 负沿触发JK触发器
74LS74 双D触发器
3.实验内容
1>.设计舍入与检测的逻辑电路：
电路框图
1. 输入：4位8421码,从0000-1001
输入信号接4个开关，从开关输入。

2. 输出：
当8421码>=0101（5）时，有输出F1=1
当8421码中1的个数是奇数时，有输出F2=1,
2>，设计一位全加/全减器
如图所视：
当s=1，时做减法运算，s=0时做加法运算。

A,B,C分别表示减数，被减数，借位（加数，被加数，进位）
4.实验步骤
1>.设计一个舍入与检测逻辑电路：
做出真值表：
作出卡诺图，并求出F1,F2
根据F1F2的表达式做出电路图：
按照电路图连接号电路，并且验证结果是否与设计相符。

2,>设计一位全加/全减器
做出真值表：
F1的卡诺图
F1卡诺图：F2的卡诺图
按照电路图连接号电路，并且验证结果是否与设计相符。

5.实验体会
通过这次试验，我了解了用仪器拼接电路的基本情况。

懂得了从电路图到真实电路的基本过程。

在连接的时候，很容易因为线或者门出现问题。

实验一组合逻辑电路的设计组合逻辑电路是一种电子电路，由逻辑门组成，用于执行特定的逻辑功能。

在本实验中，我们将设计一个基本的组合逻辑电路以及一些常见的组合逻辑电路，包括加法器、减法器、比较器等。

首先，我们将设计一个基本的组合逻辑电路，该电路由两个输入和一个输出组成。

输入可以是0或1，输出将依据输入的值进行逻辑运算得出。

在这个基本电路中，我们将使用两个逻辑门：与门和或门。

与门的真值表如下：输入1输入2输出000010100111与门的布尔表达式是：输出=输入1AND输入2或门的真值表如下：输入1输入2输出000011101111或门的布尔表达式是：输出=输入1OR输入2基于以上真值表和布尔表达式，我们可以通过逻辑门的连接来设计一个基本的组合逻辑电路。

具体设计步骤如下：1.首先，将两个输入引线分别连接到与门和或门的输入端。

这将确保输入的值能够传递到逻辑门中。

2.将与门和或门的输出引线连接到一个输出引线上，以便能够输出最终的逻辑结果。

3.最后，将逻辑门的电源连接到电路的电源上，以确保逻辑门能正常工作。

通过以上步骤，我们就完成了一个基本的组合逻辑电路的设计。

这个电路可以根据输入产生不同的输出，实现不同的逻辑功能。

除了基本的组合逻辑电路，我们还可以设计一些常见的组合逻辑电路，如加法器、减法器和比较器。

加法器是用来执行数字加法的组合逻辑电路。

在一个二进制加法器中，输入是两个二进制数和一个进位位，输出是一个和输出和一个进位位。

加法器的设计可以通过级联多个全加器来实现。

减法器是用来执行数字减法的组合逻辑电路。

在一个二进制减法器中，输入是两个二进制数和一个借位位，输出是一个差输出和一个借位位。

减法器的设计可以通过级联多个全减法器来实现。

比较器是用来比较两个数字的大小的组合逻辑电路。

比较器的输出取决于输入的大小关系。

如果两个输入相等，则输出为0。

如果第一个输入大于第二个输入，则输出为1、如果第一个输入小于第二个输入，则输出为-1、比较器的设计可以通过使用逻辑门和触发器来实现。

实验一组合逻辑电路的设计与测试一、实验目的实验一旨在通过设计和测试一组合逻辑电路，加深对组合逻辑电路的理解和运用。

二、实验器材1.FPGA（现场可编程门阵列）开发板2. 逻辑电路设计软件（如Quartus II）3.逻辑分析仪4.DIP开关5.LED灯三、实验内容1.设计一个4位二进制加法器电路，并实现其功能。

2.使用逻辑电路设计软件进行电路设计。

4.使用逻辑分析仪对电路进行测试，验证其功能和正确性。

四、实验步骤1.根据4位二进制加法器的电路原理图，使用逻辑电路设计软件进行电路设计。

将输入的两个4位二进制数与进位输入进行逻辑运算，得到输出的4位二进制和结果和进位输出。

2.在设计过程中，需要使用逻辑门（如与门、或门、异或门等）来实现电路的功能。

3.在设计完成后，将电路编译，并生成逻辑网表文件。

5.连接DIP开关到FPGA开发板上的输入端口，通过设置DIP开关的状态来设置输入数据。

6.连接LED灯到FPGA开发板上的输出端口，通过LED灯的亮灭来观察输出结果。

7.使用逻辑分析仪对输入数据和输出结果进行测试，验证电路的功能和正确性。

五、实验结果1.在设计完成后，通过DIP开关的设置，输入不同的4位二进制数和进位，观察LED灯输出的结果，验证电路的正确性。

2.使用逻辑分析仪对输入和输出进行测试，检查电路的逻辑运算是否正确。

六、实验总结通过本实验，我们学习了组合逻辑电路的设计和测试方法。

从设计到测试的过程中，我们深入了解了组合逻辑电路的原理和运作方式。

通过观察和测试，我们可以验证电路的正确性和功能是否符合设计要求。

此外，我们还学会了使用逻辑分析仪等工具对电路进行测试和分析，从而提高了我们的实验能力和理论应用能力。

通过这次实验，我们对组合逻辑电路有了更深入的了解，为将来在数字电路设计和工程实践中打下了基础。

74LS10三3输入与非门一片
三.实验任务
1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。
2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。
3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。
4某公司设计一个邮件优先级区分器。该公司收到有A,B,C，三类邮件，A,类的优先级最高，B类次之，C类最低。邮件到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的邮件同时到达时，对优先级最高的邮件先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表邮件到达。输出端驱动发光二极管指示。
3)分析实验数据，改进电路。
电路如图8所示：
图8
实验结果：可以达到实验目的，实现邮件优先级区分的功能。
电路如图1：
图1
真值表1.1：
A
B
C
0
0
1
0
1
1
1
0
1
1
1
0
表1.1
实验问题：与非门的引脚要连接正确，注意接地线及直流电源
实验结果：由二极管的发光情况可判断出74LS00实现二输入与非门的功能
（2）71LS00的动态逻辑功能测试
实验器材：函数发生器，示波器 ，74LS00，与非门，开关，直流电压源
实验目的：测试74LS00与非门的逻辑功能
（2）逻辑图b
实验目的：测定逻辑图b的电路功能
实验器材：直流电压源，开关，74LS00与非门
实验内容：根据电路逻辑图画出电路图，由测试结果写出逻辑表达式

实验实验一一 组合逻辑电路设计一、实验目的1．熟练掌握组合逻辑电路的设计方法与调试方法；2．掌握MSI 译码器和数据选择器的应用； 3．进一步提高排除数字电路故障的能力。

二、实验原理译码器是一种将输入代码转换成特定输出信号的电路。

译码器可实现存贮系统和其它数字系统的地址译码、脉冲分配、程序计数、代码转换和逻辑函数发生以及用来驱动各种显示器件等。

数据选择器是根据地址选择码从多路输入数据中选择一路，送到输出。

数据选择器可以组成数据选通电路，实现多通道数字传输。

中规模集成组合逻辑电路通常带有控制端，利用控制端可以实现多片器件互连，或扩展电路的逻辑功能。

1．译码器74LS13874LS138 为中规模集成3线-8线译码器，其引脚排列如图1-1所示，逻辑功能见表1-2。

该译码器设置有三个使能端STA 、STB 和STC 。

当STA=1，且STB 、STC 都为0时，译码器处于工作状态，否则就禁止译码。

2．数据选择器74LS1518选1数据选择器的引脚图如图1-2所示，引脚功能见表1-2。

通过给定不同的地址代码（即A2A1A0的状态），从8个输入数据中选出一个，送至输出端Y，而Y为反码输出。

真值表表1-2 74LS151真值表三、实验条件1．数字电子技术实验箱、直流稳压电源、数字万用表；2．74LS138（译码器）1片、74LS151（数据选择器）1片、74LS00（与非门）1片、74LS04（非门）1片、74LS20（与非门）1片、74LS32（或门）1片。

四、实验内容及步骤1．试用74LS138构成数据分配器，画出其逻辑电路图，将1H z连续脉冲信号加到电路的输入端，输出端接电平显示发光二极管，改变输入地址码A2、A1、A0的值，观察实验现象，记录实验结果。

2．设计一个报警电路。

当第一路有报警信号时，数码管显示1；当第二路有报警信号时，数码管显示2；当第三路有报警信号时，数码管显示3；当有两路或两路以上有报警信号时，数码管显示8；当无报警信号时，数码管显示0。

实验一组合逻辑电路设计一、简介组合逻辑电路是数字电路的一种重要类型，由逻辑门组成，并且没有存储功能。

它的输出只取决于当前的输入状态，与过去的输入状态无关。

本实验旨在设计一组使用逻辑门构成的组合逻辑电路。

二、设计目标本实验的设计目标是实现一个4位2进制加法器电路。

输入为两个4位的二进制数，输出为其和。

为了方便起见，我们假设输入的二进制数已经在输入端以2进制的形式输入。

三、设计思路1.首先，需要设计一个4位的全加器电路，用于对两个位的进位进行处理。

全加器电路由三个输入和两个输出组成。

2.其次，将4个全加器电路组成4位的加法器电路，将各个位的进位进行连接。

3.最后，将输入的两个4位二进制数，以及4个进位信号，分别连接到4个全加器电路的输入端，将各个位的和输出连接到最终的输出端。

四、详细设计1.全加器电路的设计全加器电路有三个输入和两个输出。

其中，三个输入分别为A、B和Cin，分别表示两个相加的输入和进位输入。

两个输出分别为Sum和Cout，分别表示两个输入的和和进位输出。

我们可以使用两个半加器和一个或门来实现全加器电路。

半加器的真值表如下：A B Sum Cout0000011010101101其中，Sum表示两个输入的和，Cout表示两个输入的进位。

将两个半加器按照如下方式连接起来即可构成全加器电路：A --->+------> SumB --->+----------，----> CoutCin --->，--+2.四位加法器电路的设计四位加法器电路由4个全加器电路连接组成。

其中，第一个全加器的输入分别为A0、B0和Cin，输出为S0和C0；第二个全加器的输入分别为A1、B1和C0，输出为S1和C1；依次类推，第三个全加器的输入为A2、B2和C1，输出为S2和C2；第四个全加器的输入为A3、B3和C2，输出为S3和C3将四个全加器按照如下方式连接起来即可构成四位加法器电路：A0--->+---------------->S0B0--->+-------Cin ----，-+-------------------，-------> C0A1---+---->，---------------->S1B1---+---->，-------C0----，--------------，-+---------------，------->C1A2---+------>，---------------->S2B2---+------>，-------C1----，-+---------------->C2A3---+-------+---->，---------------->S3B3---+-----，--------3.输入输出连接将输入的两个4位二进制数依次连接到四位加法器电路的输入端，将四位加法器电路的输出端连接到最终的输出端。

实验一组合逻辑电路的设计班级：11电信1班姓名：张斌学号：3111003113一、实验目的：1.熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。

2．加深FPGA\CPLD设计的过程，并比较原理图输入和文本输入的优劣。

二、实验的硬件要求：1．GW48EDA/SOPC+PK2实验系统。

三、实验内容及预习要求：1．首先利用QuartusⅡ完成2选1多路选择器（如图S1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤。

最后在实验系统上进行硬件测试，验证本项设计的功能。

图S1-12．将此多路选择器看成是一个元件mux21a，利用原理图输出法完成图s1-2，并将此文件放在同一目录中。

图s1-2编译、综合、仿真本例程，并对其仿真波形作出分析说明。

最后在实验系统上进行硬件测试，验证本项设计的功能。

3．以1位二进制全加器为基本元件，用例化语句写出8位并行二进制全加器的顶层文件，编译、综合、仿真本例程，并对其仿真波形作出分析说明。

最后在实验系统上进行硬件测试，验证本项设计的功能。

4．七段数码管译码器（Decoder）七段数码管译码器（Decoder）的输入为4位二进制代码，输出为7个表征七段数码管代码的状态信号。

下面为一个七段数码管译码器的VHDL源代码模型：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY display ISPORT(A：IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END;ARCHITECTURE ONE OF display ISBEGINPROCESS(A)BEGINCASE A ISWHEN "0000"=>LED7S<="0111111";--X"3F"->0WHEN "0001"=>LED7S<="0000110";--X"06"->1WHEN "0010"=>LED7S<="1011011";--X"5B"->2WHEN "0011"=>LED7S<="1001111";--X"4F"->3WHEN "0100"=>LED7S<="1100110";--X"66"->4WHEN "0101"=>LED7S<="1101101";--X"6D"->5WHEN "0110"=>LED7S<="1111101";--X"7D"->6WHEN "0111"=>LED7S<="0000111";--X"07"->7WHEN "1000"=>LED7S<="1111111";--X"7F"->8WHEN "1001"=>LED7S<="1101111";--X"6F"->9WHEN "1010"=>LED7S<="1110111";--X"77"->10WHEN "1011"=>LED7S<="1111100";--X"7C"->11WHEN "1100"=>LED7S<="0111001";--X"39"->12WHEN "1101"=>LED7S<="1011110";--X"5E"->13WHEN "1110"=>LED7S<="1111001";--X"79"->14WHEN "1111"=>LED7S<="1110001";--X"71"->15WHEN OTHERS=>NULL;END CASE;END PROCESS;END;编译、综合、仿真本例程，并对其仿真波形作出分析说明。

实验一 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。

2、 掌握组合逻辑电路的静态测试方法。

3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。

4、 理解“毛刺”产生的原因及如何消除其影响。

5、 理解组合逻辑电路的特点。

二、实验的硬件要求：1、 EDA/SOPC 实验箱。

2、 计算机。

三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。

组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。

时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。

通常组合逻辑电路可以用图1.1所示结构来描述。

其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。

输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。

理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。

在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。

设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。

组合电路的基本设计步骤可用图1.2来表示。

3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。

（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。

实验一组合逻辑电路设计（含门电路功能测试）一、实验目的1.掌握常用门电路的逻辑功能2.掌握小规模集成电路设计组合逻辑电路的方法3.掌握组合逻辑电路的功能测试方法二、实验设备与器材数字电路试验箱双踪示波器稳压电源数字多用表74LS20 二4输入与非门74LS00 四2输入与非门74LS10 三3输入与非门三、实验原理TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。

测试门电路逻辑功能有静态测试和动态测试两种方法。

静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。

动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。

下面以74LS00为例，简述集成逻辑门功能测试的方法。

74LS00为四输入2与非门，电路图如3-1所示。

74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。

使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。

整个测试过程包括静态、动态和主要参数测试三部分。

表3-1 74LS00与非门真值表A B C0010111011101.门电路的静态逻辑功能测试静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。

实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

测试电路如图3-2所示。

试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意2.门电路的动态逻辑功能测试动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。

实验时，与非门输入端A加一频率为1kHz 的脉冲信号Vi，如图3-3所示，另一端加上开关信号，观测F输出波形是否符合功能要求。

实验二组合逻辑电路设计【实验目的】1、掌握使用逻辑门设计组合逻辑电路的方法。

2、掌握集成组合逻辑电路的使用和设计方法。

3、掌握电子设计软件Quartus II的使用方法。

【知识要点】【实验内容】题目A：2位二进制乘法器设计输入A1A0和B1B0两路二进制信号，输出为A1A0×B1B0的乘积，通过数码管显示出来。

如A1A0和B1B0为11和10时，显示“6”。

题目B：4人表决电路设计一个4人表决电路，多数通过，用发光二极管表示。

题目C：奇偶校验电路设计一个6位奇偶校验器，当6个输入中有偶数个1时，发光二极管A亮；否则发光二极管B亮。

题目D：大月指示器电路设计一个大月指示器，电路输入表示月份，若该月份天数为31，则发光二极管亮，其它情况发光二极管不亮（注意任意项的处理）。

【实验要求】从实验内容所列的题目中选择一个题目进行设计，设计方法和方案不限。

要求首先进行计算机仿真，实现题目功能。

然后在数字实验系统中完成实际操作。

自行设计测试表格，完成实际电路的测试。

【报告要求】要求在实验报告中写出设计思路和设计过程，需要列真值表。

画出仿真原理图和仿真结果。

列出元器件清单。

写出实验结果及实验总结。

可能用到的芯片（74ls00、74ls04、74ls08、74ls20、74ls32、74ls86、74ls138、74ls47、74ls151）74LS151八选一数据选择器7 4LS04反相器接线图函数式：Y=A’B’C’D0+A’B’CD1+A’BC’D2+A’BCD3+AB’C’D4’+AB’D5’+ABC’D6’+ABCD7真值表：。

实验
1组合逻辑电路的设计与测试
一、实验目的 掌握组合逻辑电路的设计与测试方法
二、实验原理
1、组合电路的一般步骤如图
2、 组合逻辑电路设计举例
用“与非〞门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

表5-5-1
表5-5-2
由卡诺图得出逻辑表达式，并演化成“与非〞的形式
Z ＝ABC ＋BCD ＋ACD ＋ABD
＝ABC ACD BCD ABC ⋅⋅⋅
图5-5-1
表决逻辑电路
按图5－5－2接线，输入端A、B、C Z接逻辑电平显示输入插口，按真值表〔自拟〕要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－5－1进展比拟，验证所设计的逻辑电路是否符合要求。

三、实验设备与器件
1、＋5V直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、直流数字电压表
5、 74LS00 74LS20 cc4070
四、实验内容
1用与非门设计半加器
2用与非和异或门设计半加器
3用与非和异或设计全加器。

实验一组合逻辑电路设计一、设计目的完成基于LogicWorks软件的组合逻辑电路设计，掌握组合逻辑电路设计基本方法。

二、实验内容2、设计一个具有两个输入和一个输出的组合逻辑电路。

三、实验原理组合逻辑电路是由门电路组成的，是将多个门电路连接在一起形成的序列逻辑电路。

组合逻辑电路的输出状态只与输入状态有关，不与过去的输出状态有关。

组合逻辑电路有一定规律的输入输出关系，是一种形式化电路，其输入输出关系可用真值表或布尔函数来描述。

常见的组合逻辑电路有门电路、多路选择器、加法器、减法器、译码器等。

四、实验步骤1、开启LogicWorks软件，选择组合逻辑门进行设计。

2、根据所要设计的电路，选择合适的门电路进行连接。

3、按照电路设计规则，设计电路的输入输出模式。

4、完成电路设计后，利用LogicWorks的仿真功能，验证电路的正确性。

五、实验注意事项1、在设计电路时，要注意电路的连接顺序，避免出现逻辑错误。

2、在使用LogicWorks软件进行设计时，要熟练掌握软件的基本操作方法。

3、在设计电路时，要根据题目要求进行设计，不要出现无关的电路元件。

4、在验证电路时，要注意输入输出模式是否与设计要求相符，避免验证错误。

六、实验设计本实验要求设计一个具有两个输入和一个输出的组合逻辑电路，电路输入为两个二进制数A和B，输出为它们之和S。

根据本题要求，该电路需要设计为加法器。

所以我们要选择门电路和加法器和进位器等元件进行组合。

加法器的实现原理为：对于两个二进制数的每一位，对应位相加，若产生进位，则将进位信号转移到下一位相加。

1、选择Gate菜单，点击Full Adder元件，将Full Adder元件拖到LogicWorks绘图界面上。

2、连线，将两个输入端口A、B和一个输出端口S相连。

3、进行仿真，点击Simulate按钮，选择Truth Table查看组合逻辑电路的真值表，以验证其正确性。

七、实验思考题1、说明逻辑门常用的几种类型。

实验一组合逻辑电路的设计与仿真2.1 实验要求本实验练习在Maxplus II 环境下组合逻辑电路的设计与仿真，共包括5 个子实验，要求如下：节序实验内容要求2.2 三人表决电路实验必做2.3 译码器实验必做2.4 数据选择器实验必做2.5 ‘101’序列检测电路实验必做2.2 三人表决电路实验2.2.1 实验目的1. 熟悉MAXPLUS II 原理图设计、波形仿真流程2. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材《第四章组合逻辑电路》2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。

输入：A、B、C，为’1’时表示同意，为’0’时表示不同意；输出：F，为’0’时表示提案通过，为’1’时表示提案不通过；电路的真值表如下：A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1要求使用基本的与门、或门、非门在MAXPLUS II 环境下完成电路的设计与波形仿真。

2.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_2.gdf。

2. 按照实验要求设计电路，将电路原理图填入下表。

三人表决电路原理图三人表决电路原理图3. 新建一个波形仿真文件，命名为EXP2_2.scf，加入所有输入输出信号，并绘制输入信号A、B、C 的波形（真值表中的每种输入情况均需出现）。

4. 运行仿真器得到输出信号F 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。

三人表决波形仿真图2.3 译码器实验2.3.1 实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。

2.3.2 实验预习要求1. 预习教材《4-2-2 译码器》一节2. 了解本次实验的目的、电路设计要求2.3.3 实验原理译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD 码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。