实验三 组合逻辑电路的设计(一)

实验三组合逻辑电路的设计组合逻辑电路是由与门、或门、非门等基本逻辑门组成的电路，其输出取决于输入信号的组合方式。

本实验旨在通过设计一个具体的组合逻辑电路，来强化学生对组合逻辑电路的理解和应用能力。

一、实验目的1.掌握组合逻辑电路的基本原理和设计方法；3.进一步理解与门、或门、非门等基本逻辑门的逻辑运算。

二、实验器材1.教学实验箱；2.相关实验电路元器件。

三、实验内容1.根据给定的逻辑功能要求，设计一个组合逻辑电路；2.使用门电路组合搭建所设计的组合逻辑电路；3.利用数字电路实验箱进行电路的搭建和测试；4.验证电路的功能是否符合设计要求。

四、实验步骤1.确定逻辑功能要求。

在本实验中，我们以设计一个4位二进制加法器为例。

4位二进制加法器是由4个全加器和一个或门组成的。

全加器的功能是将三位输入（被加数、加数和进位）相加得到两位输出（和和进位）。

2.进行真值表的列写和逻辑方程的列写。

为了完成4位二进制加法器的设计，我们首先需要根据功能要求列写真值表，包括所有的输入和输出组合。

然后，我们可以通过观察真值表，得出逻辑方程，并将其转化为门电路的连接方式。

3.根据真值表和逻辑方程进行卡诺图化简。

卡诺图是一种用于化简逻辑方程的方法。

通过将逻辑方程的输入和输出用二进制表示，在卡诺图上标记出函数值为1的格子，然后将格子组合成最简化的表达式。

在本实验中，通过化简后的逻辑方程，我们可以确定需要使用的与门、或门、非门的数量和连接方式。

根据实验器材的要求，选择相应的门电路元器件进行电路的搭建。

5.利用数字电路实验箱进行电路的搭建和测试。

根据门电路的设计，使用数字电路实验箱中的元器件进行电路的搭建。

搭建完成后，仔细检查电路连接是否正确，确保没有接错导线或插错元器件。

6.验证电路的功能是否符合设计要求。

根据真值表的结果，对经过测试的电路进行验证。

观察输出是否符合预期，如果输出结果与设计要求一致，则说明电路的功能实现正确。

五、实验注意事项1.在进行实验之前，应仔细阅读实验内容和操作步骤，理解实验的目的和要求；2.在进行电路连接时，应注意电路元器件的极性和连接方式，确保电路连接正确；3.在进行电路测试时，应注意接线的稳固性和安全性，避免触电事故的发生；4.实验结束后，应及时关闭电源，避免给他人和设备带来危险。

第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。

二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。

其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。

通过这些逻辑门可以实现各种组合逻辑功能。

三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。

四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。

2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。

3. 搭建实验电路根据逻辑电路图，搭建实验电路。

将各个逻辑门按照电路图连接，并确保连接正确。

4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。

五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。

（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。

实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1．掌握组合逻辑电路的设计方法2．了解组合逻辑电路的冒险现象与消除方法3．熟悉常用门电路逻辑器件的使用方法4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。

组合逻辑电路的一般设计步骤如图3.1所示。

图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。

2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件1．四二输入与非门74LS0074LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。

它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。

图3.2 74LS00引脚排列及内部逻辑结构2．二四输入与非门74LS2074LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。

它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。

图3.3 74LS20引脚排列及内部逻辑结构3．四二输入异或门74LS8674LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。

它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。

图3.4 74LS86引脚排列及内部逻辑结构3．3线－8线译码器74LS13874LS138是集成3线－8线译码器，其功能表见表3.1。

它的输出表达式为i A B iY G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。

74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。

西安邮电学院实验中心实验报告院系电子工程学院班级学号姓名成绩教师签字实验日期实验名称组合逻辑电路设计（一）--编译码器设计_______________________________________________________一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录：（如数据、表格、曲线、计算等）五、实验遇到的问题及解决办法：（余留问题，体会等）一、实验目的（1）熟悉组合逻辑电路的VHDL描述方法。

（2）掌握利用CPL器件实现组合逻辑数字电路的方法和过程。

（3）熟练掌握“case”语句与“if…else…”语句的用法。

二、实验所用仪表及主要器材PC，可编程逻辑实验电路板，下载线，USB电源线，双踪示波器，数字万用表，导线若干。

三、实验原理简述应用VHDL设计简单的逻辑电路四、实验内容在MAX+PULSII环境下，用VHDL语言按照输入—>编译—>仿真。

（1）8421BCD码转换为余3码转换表.在MAX+plusII 环境下，用VHDL 语言描述下列逻辑电路，并编译，仿真。

程序仿真结果：(2)设计一个优先编码器。

程序实现如下：仿真结果：五、实验结果见上述内容。

六、实验心得在本次实验中我学会了使用MAX+PLUSII软件的文本编程的方式设计电路。

在本次实验的文本编译环节中出现不少问题：（1）保存时文件名与实体名不一致，导致程序编译结果不正确。

（2）写程序时没有按照语法规则编写，使得文件编译频繁报错，标点的错误也会导致整个程序无法编译。

经过本次实验，加深了我对VHDL的文本编译设计的理解，今后我应该多练习MAX+PLUSII软件以减少错误。

电子技术实验报告4—组合逻辑电路的设计与测试系别课程名称电子技术实验班级实验名称实验四组合逻辑电路的设计与测试姓名实验时间学号指导教师报告内容一、实验目的和任务1.掌握组合逻辑电路的分析与设计方法。

2.加深对基本门电路使用的理解。

二、实验原理介绍1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。

例如，根据与门的得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。

逻辑表达式Z= AB =A B2、分析组合逻辑电路的一般步骤是：(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。

3、设计组合逻辑电路的一般步骤与上面相反，是：(1)根据任务的要求，列出真值表；(2)用卡诺图或代数化简法求出最简的逻辑表达式；(3)根据表达式，画出逻辑电路图，用标准器件构成电路；(4)最后，用实验来验证设计的正确性。

4、组合逻辑电路的设计举例(1) 用“与非门”设计一个表决电路。

当四个输入端中有三个或四个“1”时，输出端才为“1”。

设计步骤：根据题意，列出真值表如表13-1所示，再填入卡诺图表13-2中。

表13-1 表决电路的真值表表13-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z +++=最后，画出用“与非门”构成的逻辑电路如图13-1所示：图13-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。

三、实验内容和数据记录1、设计一个四人无弃权表决电路(多数赞成则提议通过，即三人以上包括三人)，要求用2四输入与非门来实现。

用74LS20实现逻辑函数的接线图实验测得真值表如下：D C B A Z0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 1四、实验结论与心得1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。

注：本实验为设计性实验，没有预先设计好实验方案和实验电路的一律不准来做实验。

实验前要先检查预习报告。

注意划下线部分。

实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图5－1所示。

图5－1 组合逻辑电路设计流程图2、组合逻辑电路设计举例用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。

由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝ABC⋅⋅ACDABC⋅BCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。

图5－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。

按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。

三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、 CC4011×2（74LS00）共有4个与非门、 CC4012×3（74LS20）4脚与非门、 CC4030（74LS86）共有4个异或门、 CC4081（74LS08）共有4个与门、 74LS54×2(CC4085)与或非门（下图）、 CC4001 (74LS02) 共有4个或非门。

四、实验内容1、设计一个一位全加器，要求用异或门、与门、或门组成。

2、设计一位全加器，要求用与或非门实现。

从1和2中任选一个来做。

要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。

组合逻辑电路的分析与设计（一）一、实验目的1、掌握组合逻辑电路的分析方法与测试方法。

2、掌握组合逻辑电路的设计方法。

二、实验原理通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

电路在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。

1、组合逻辑电路的分析过程，一般分为如下三步进行：（1）由逻辑图写输出端的逻辑表达式；（2）写出真值表；（3）根据真值表进行分析，确定电路功能。

3、组合逻辑电路一般设计的过程为图一所示。

图一组合逻辑电路设计方框图设计过程中，“最简”是指按设计要求，使电路所用器件最少，器件的种类最少。

而且器件之间的连线也最少。

三、实验仪器设备数字电子实验箱、电子万用表、74HC04、74HC20、74HC21、74HC32、导线若干。

四、实验内容及方法1 、设计4线-2线优先编码器并测试其逻辑功能。

数字系统中许多数值或文字符号信息都是用二进制数来表示，多位二进制数的排列组合叫做代码，给代码赋以一定的含义叫做编码。

(1)4线-2线编码器真值表如表一所示输入输出0I1I2I 3I1Y0Y1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 01114线-2线编码器真值表(2)由真值表可得4线-2线编码器最简逻辑表达式为1Y =0I 1I 2I 3I +0I 1I 2I 3I0Y =0I 1I 2I 3I +0I 1I 2I 3I(3)由最简逻辑表达式可分析其逻辑电路图4线-2线编码器逻辑图（4）按照全加器电路图搭建编码器电路，注意搭建前测试选用的电路块能够正常工作。

（5）验证所搭建电路的逻辑关系，将测试结果填入自拟表格中。

2、设计2线-4线译码器并测试其逻辑功能。

译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)，具有译码功能的逻辑电路称为译码器。

（1）2线-4线译码器真值表如表二所示输入 输出E1A0A0Y1Y2Y3Y1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 011111表二 2线-4线译码器真值表(2)由真值表可得2线-4线译码器最简逻辑表达式为 0Y =01A A E1Y =01A A E0Y =01A A E 0Y =01A A E(3)由最简逻辑表达式可分析其逻辑电路图2线-4线译码器逻辑图（4）按照全加器电路图搭建译码器电路，注意搭建前测试选用的电路块能够正常工作。

组合逻辑电路的设计实验报告一、实验目的组合逻辑电路是数字电路中较为基础且重要的部分。

本次实验的主要目的是通过设计和实现简单的组合逻辑电路，深入理解组合逻辑电路的工作原理和设计方法，掌握逻辑门的运用，提高逻辑分析和问题解决的能力。

二、实验原理组合逻辑电路是指在任何时刻，输出状态只取决于同一时刻输入信号的组合，而与电路以前的状态无关。

其基本组成单元是逻辑门，如与门、或门、非门等。

通过将这些逻辑门按照一定的逻辑关系连接起来，可以实现各种不同的逻辑功能。

例如，一个简单的 2 输入与门，只有当两个输入都为 1 时，输出才为 1；而 2 输入或门，只要有一个输入为 1，输出就为 1。

组合逻辑电路的设计方法通常包括以下几个步骤：1、分析问题，确定输入和输出变量，并定义其逻辑状态。

2、根据问题的逻辑关系，列出真值表。

3、根据真值表，写出逻辑表达式。

4、对逻辑表达式进行化简和变换，以得到最简的表达式。

5、根据最简表达式，选择合适的逻辑门，画出逻辑电路图。

三、实验设备与器材1、数字电路实验箱2、集成电路芯片：74LS00（四 2 输入与非门）、74LS04（六反相器）、74LS08（四 2 输入与门）、74LS32（四 2 输入或门）等。

3、导线若干四、实验内容与步骤（一）设计一个一位全加器1、分析问题一位全加器有三个输入变量 A、B 和 Cin（低位进位），两个输出变量 S（和）和 Cout（进位输出）。

2、列出真值表｜ A ｜ B ｜ Cin ｜ S ｜ Cout ｜｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜3、写出逻辑表达式S ＝ A⊕B⊕CinCout ＝ AB ＋（A⊕B)Cin4、化简逻辑表达式S ＝ A⊕B⊕Cin 已最简Cout ＝ AB ＋（A⊕B)Cin ＝ AB ＋ ACin ＋ BCin5、画出逻辑电路图使用 74LS00、74LS08 和 74LS32 芯片实现，连接电路如图所示。

数字电路与逻辑设计实验报告实验三利用MSI设计组合逻辑电路(一)姓名：黄文轩学号：17310031班级：光电一班一、实验目的1.熟悉编码器.译码器数据选择器等组合逻辑功能模块的功能与使用方法。

2掌握用MSI设计组合逻辑电路的方法.二、实验器件1.数字电路实验箱数字万用表、示波器。

2.虚拟器件: 74LS197, 74LSI38. 74LS151,及各种门电路三、实验预习1、数据分配器考虑输入信号D为0和1的情况D=0：无论A、B、C输入如何，输出的F0--F7均为1D=1：地址信号ABC对应位置的输出为0，其他位置输出为1.这与74LS138正常工作时的逻辑相同。

因此我们只需要将D作为芯片工作与否的控制端即可。

即将D与G1连接，G——2——A——=G——2——B——=0。

就能实现目标功能。

使用Multisum仿真电路以验证接法的正确性：电路图如下所示：将仿真结果与数据分配器真值表对比：通过仿真过程我们可以看出，电路实现了将G1送来的数据只通过一条线反向送到输出端的功能。

二、基于门电路的半加半减器设计首先我们需要得到器件的真值表：基于真值表画出卡诺图并化简逻辑表达式：Y:C:根据卡诺图化简可以得到：Y=A⊕BC=(S⊕A)B这样我们可以得到使用一个与门和两个异或门实现的半加半减器，其电路图如下：使用Multisum仿真检验正确性，以74LS197作为动态输入观察输出波形，仿真结果如下图所示：波形可以与真值表对应，我们判断这种电路接法是有效正确的。

三、基于74LS138的半加半减器设计我们根据真值表得到，Q = S—A—B+ S—AB—+ SA—B+ SAB—, C = S—AB+ SA—B如果希望用74LS138的输出替代上述的逻辑表达式，我们使S与S2相连，A与S1相连，B与S0相连，则上式化简为Q=Y——1——*——Y——2——*——Y——5——*——Y——6——，C = Y——3——*——Y——5——.只需要将译码器中几个输出端接入与非门即可。

华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。

3学会二进制的运算规律。

二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。

三、实验内容内容A 一位全加全减器的实现。

电路做加法还是做减法由S控制。

当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。

当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。

内容B 舍入与检测电路的设计。

用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。

当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。

由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。

接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。

由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。

每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。

第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。