在低成本测试夹具上实现对表面贴装射频元器件的精确去嵌入
- 格式:pdf
- 大小:83.68 KB
- 文档页数:2
电子元器件封装技术发展趋势黄庆红【摘要】晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用.晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高.随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战.系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路.使用TSV的三维封装技术可以为MEM5器件与其他芯片的叠层提供解决方案.【期刊名称】《电子与封装》【年(卷),期】2010(010)006【总页数】4页(P8-11)【关键词】晶圆级封装;多芯片封装;系统封装;三维叠层封装【作者】黄庆红【作者单位】工业和信息化部电子科学技术情报研究所,北京,100040【正文语种】中文【中图分类】TN305.941 概述近四十年中,封装技术发展日新月异,先后经历了四次重大技术突破。
第一次在20世纪70年代中叶,产生双列直插式引脚封装(DIP)技术;第二次在20世纪80年代,以四边引线扁平封装(QFP)为代表的四边引出I/O端子为特征的表面贴装型(SMT);第三次发生在20世纪90年代,以芯片尺寸封装(CSP)、倒装芯片互连、焊球阵列封装(BGA)为代表的封装技术;第四次发生在21世纪初,以晶圆级封装(WLP)、系统封装(SIP)、晶圆减薄、封装上封装(POP)、晶圆级堆叠封装( WSP)、方形扁平无引脚封装(QFN)、SON为代表的最新一代封装形式;2010年后,将是嵌入式硅器件、面对面互连(face to face)、超薄封装和穿透硅通孔(TSV)的全新封装时代。
全球手机及其他移动电子产品的广泛使用推动了芯片尺寸封装、堆叠芯片封装以及多个封装在一体的PoP封装的应用。
高性能处理器、芯片组及少数图像芯片应用推动了倒装芯片封装。
存储器、集成无源器件(IPD)、模拟器件和功率器件推动了晶圆级封装的发展。
关于射频微波去嵌入技术的调研在微波射频电路中,一个不可避免的问题就是测量电路或者器件的参数,由于高频电路的特殊性,对于器件参数的测量要求很苛刻,为了使测量的指标和实际的情形十分接近,我们需要考虑很多因素对测量系统的影响,其中最重要的因素之一就是夹具的去嵌入问题,下面就国内外在去嵌入技术上的重大突破做一下调研。
对于微波有源器件建模和性能特性测量,矢量网络分析仪发挥了重要作用,以矢量网络分析仪为核心的有源器件和MMIC自动测试系统得到了快速发展。
矢量网络分析仪等测量仪器的测试端口或者参考面一般为标准同轴连接器或波导,如3.5mm和2.4mm 同轴连接器,有源器件如微波晶体管、场效应管和二极管等一般为未封装的管芯或梁式引线封装,在被测有源器件和测量仪器之间必须引入测量夹具予以转换。
测量夹具的引入解决了有源器件的直流偏置、信号激励与检测的问题,但同时引入了测量误差,去除有源器件测量夹具引入的误差必须进行去嵌入运算。
矢量网络分析仪测量有源器件事先必须进行测量校准,一般在矢量网络分析仪的同轴测量端口或波导测量端口采用OSLT校准方法或TR L校准方法进行校准,可以去除矢量网络分析仪本身的系统误差,从而提高测量精度;另一种测量校准方法就是在测量夹具上进行测量校准, 如TRL、LRL、LRM、TOM、SOLD和OSL等校准方法,这些校准方法都有一个共同的特点就是需要一个微带或共面波导等平面传输线制成的校准件,把测量夹具引入的误差作为整个矢量网络分析仪的系统误差,通过在微带或共面波导参考面上进行测量校准和误差修正和误差修正予以剔除。
微带型或共面波导型校准件存在两个方面的问题:一是微带型或共面波导型校准件制作工艺比较复杂,性能指标难以提高;二是微带型或共面波导型校准件定标问题一般单位难以解决,现有的测量手段只能解决具有同轴或波导参考面的部件和组件测量问题,无法满足微带和共面波导等平面传输线校准件的定标要求。
鉴于这些原因有源器件测量夹具的去嵌入问题,一直是有源器件建模和测量领域研究的热点问题。
专利名称:一种射频及微波芯片的测试夹具专利类型:实用新型专利
发明人:李冉,王伟旭,黄旭,杨川
申请号:CN201720126521.0
申请日:20170213
公开号:CN206411147U
公开日:
20170815
专利内容由知识产权出版社提供
摘要:本实用新型涉及射频微波技术领域,具体涉及一种射频及微波芯片的测试夹具,包括底座,底座上至少设置有一个测试通道;测试通道包括芯片放置槽和位于芯片放置槽两侧的第一微带电路和第二微带电路,当待测芯片放置在芯片放置槽中时,第一微带电路的一端与待测芯片的测试输入端连接,另一端作为夹具的输入端;第二微带电路的一端与待测芯片的测试输出端连接,另一端作为夹具的输出端。
本实用新型通过定位块和下压装置可以快速压接芯片,无需焊接即可保证待测芯片引脚电接触良好,进一步提高测试的效率和准确度。
申请人:成都天衡电科科技有限公司
地址:610213 四川省成都市双流县西南航空港经济开发区物联网产业园成都电子科技大学成都研究院内
国籍:CN
代理机构:成都华风专利事务所(普通合伙)
代理人:徐丰
更多信息请下载全文后查看。
(19)中华人民共和国国家知识产权局(12)实用新型专利(10)授权公告号 (45)授权公告日 (21)申请号 201721336620.8(22)申请日 2017.10.17(73)专利权人 上海馥莱电子有限公司地址 200120 上海市浦东新区自由贸易试验区德堡路38号1幢2层211-27室(72)发明人 王明福 (51)Int.Cl.G01R 1/04(2006.01)G01R 31/28(2006.01)(54)实用新型名称一种微波芯片测试夹具系统(57)摘要一种微波芯片测试夹具系统,包括底板,在底板的两侧装有竖直的安装板,在两个安装板之间装有两个电路基座,两个电路基座之间设有水冷装置,所述水冷装置上方的空间放置芯片;所述电路基座可沿安装板内侧滑动;一个安装板上连接着支撑臂,支撑臂位于芯片上方,支撑臂上装有用于压紧芯片的升降装置。
本实用新型具有以下有益效果:(1)本实用新型对于有源芯片的测试过程起到良好的散热作用,保证测试的准确性。
(2)能对不同尺寸,不同规格的微波芯片进行通电测试,提取其电性能参数。
(3)使用升降装置,能灵活的固定和松开芯片,固定芯片的稳定性好。
权利要求书1页 说明书3页 附图3页CN 207336579 U 2018.05.08C N 207336579U1.一种微波芯片测试夹具系统,其特征在于:包括底板,在底板的两侧装有竖直的安装板,在两个安装板之间装有两个电路基座,两个电路基座之间设有水冷装置,所述水冷装置上方的空间放置芯片;所述电路基座可沿安装板内侧滑动;一个安装板上连接着支撑臂,支撑臂位于芯片上方,支撑臂上装有用于压紧芯片的升降装置。
2.根据权利要求1所述的微波芯片测试夹具系统,其特征在于:所述电路基座包括底部的电路板,电路板的侧面装有基座侧面板,在基座侧面板上装有同轴连接器。
3.根据权利要求1所述的微波芯片测试夹具系统,其特征在于:一个所述安装板上连接着供电面板,供电面板上装有馈电接头。
射频夹具调研报告射频夹具是一种用于射频测试和测量的工具,主要用于固定和连接电子设备中的射频元件和器件,以保证信号的准确传递和有效测试。
本次调研主要针对射频夹具的应用领域、功能特点、市场竞争状况以及未来发展趋势进行了深入探讨。
射频夹具的应用主要涵盖通信、无线电、电子产品等各个领域。
在通信领域,射频夹具被广泛应用于手机、无线网络、卫星通信等设备的测试和测量中。
在无线电领域,射频夹具可用于广播、雷达、导航系统等的测试和校验。
在电子产品领域,射频夹具可以用于电视、电脑、摄像机等设备的射频性能测试和生产流程中。
射频夹具具有多种功能特点。
首先,射频夹具能够提供稳定的连接和高质量的信号传输,确保射频设备的准确测试和性能评估。
此外,射频夹具还具备较低的插损和回波损耗,以及较好的抗干扰能力,提高了测试结果的可信度和精度。
射频夹具还可以根据需要进行灵活的调整和定制,以适应不同设备和测试需求。
目前,射频夹具市场竞争激烈,主要供应商包括国内外知名企业如Agilent、Anritsu、Rohde & Schwarz等。
这些企业在射频领域具有丰富的经验和技术,提供的夹具产品质量可靠,性能稳定。
此外,随着市场需求的增加和技术的进步,新的夹具供应商也不断涌现,加剧了市场竞争的程度。
射频夹具未来的发展趋势主要体现在以下几个方面。
首先,随着5G技术的快速发展,射频测量和测试需求将进一步增加,射频夹具将成为5G测试的重要工具。
其次,随着电子设备的迭代更新,对射频性能的要求也将不断提高,射频夹具需要与新的设备相适应,提供更高的性能和更广泛的应用。
第三,在射频夹具的制造工艺上,需要提高生产效率和降低成本,以满足市场需求的不断增长。
综上所述,射频夹具在射频测试和测量中具有重要的应用价值。
通过对射频夹具的调研,我们可以看到射频夹具市场的竞争状况和未来发展趋势。
随着5G技术的发展和电子设备的更新换代,射频夹具将继续发挥重要作用,并不断提升性能和功能,满足市场需求的不断增长。
在低成本测试夹具上实现对表面贴装射频元器件的精确
去嵌入
简介
射频工程师通常使用矢量网络分析仪(VNA)测量射频元器件的S参数,以便对其特性进行表征并进行后续设计。
他们在测量过程中遇到的一个问题是,这些元器件往往是表贴封装的,不能直接与VNA连接。
如本文描述了一个实
用的去嵌入过程,它不需建立连接DUT输入和输出馈线的等效电路模型,也
不要求输入馈线和输出馈线对称。
只需要有一个能够完成S参数和S-Y-Z矩阵转换的简易线性仿真器即可。
本例使用了Agilent EEsof EDA开发的Genesys虚拟网络分析仪软件,并给出了使用该软件过程的截屏。
去嵌入的步骤
去嵌入可以分为以下五个步骤
①制作三个PCB夹具,分别为开路、短路和连接DUT三种配置。
②使用网络分析仪测量开路、短路和连接DUT三种配置的S参数。
③通过减去使用短路夹具测试得到的Z参数,从而在嵌入DUT和开路
夹具中去除串联寄生效应。
④通过减去上一步操作得到的开路夹具的Y参数,从而去除嵌入DUT
的并联寄生效应。
⑤把第四步的Y因数转换为S参数,获得实际的DUT特征值。
Genesys虚拟网络分析仪软件可以非常方便地自动执行上述步骤。
下面
将详细描述这些步骤。
此处使用较粗的低阻抗传输线作为DUT,以描述去嵌入前后的结果。
第一步:制作三个PCB夹具,分别为开路、短路和连接DUT的配置
制作三个PCB夹具,开始进行去嵌入。
如如第二步:测量开路、短路和连接。