当前位置：文档之家 › 第五章中断系统2010春资料

第五章中断系统2010春资料

  • 格式：ppt
  • 大小：907.00 KB
  • 文档页数：90

下载文档原格式

  / 90

合集下载

《微机原理与汇编语言》中断系统资料精品PPT课件

《微机原理与汇编语言》中断系统资料精品PPT课件

返回
上一张
下一张
44
1、中断允许控制寄存器IE
AFH AEH ADH ACH ABH AAH A9H A8H
IE EA （A8H）
ES ET1 EX1 ET0 EX0
返回
上一张
下一张
45
2、中断允许寄存器IE中各位的含义。
①EA—中断允许总控制位。 EA=0，屏蔽所有的中断请求； EA=1，CPU开放中断。对各中断源的中断 请求是否允许，还要取决于各中断 源的中断允许控制位的状态。这就 是所谓的两级控制。
22
上一张
下一张
23
二、中断技术实现的功能
• 1、分时操作 • 2、实时处理 • 3、故障处理
返回
上一张
下一张
24
1、分时操作
• 计算机的中断系统可以使CPU与外设同时 工作。
• CPU在启动外设后，便继续执行主程序； 而外设被启动后，开始进行准备工作。当 外设准备就绪时，就向CPU发出中断请求， CPU响应该中断请求并为其服务完毕后， 返回原来的断点处继续运行主程序。外设 在得到服务后，也继续进行自己的工作。
上一张
下一张
50
2、中断允许寄存器IE中各位的含义。
⑥EX0—外部中断0的溢出中断允许位。 EX0=0，禁止外部中断0中断； EX0=1，允许外部中断0中断。
返回
上一张
下一张
51
例5-1
假设允许片内定时器/计数器中断，禁止其他中断。试 根据假设条件设置IE的相应值。
解：（IE）=10001010B=8AH
返回
上一张
下一张
18
八、中断方式的特点
• 1、中断方式消除了CPU在查询方式中的等待 现象，大大提高了CPU的工作效率。

第五章 中断系统应用

第五章 中断系统应用

第五章中断系统第一节中断系统现代微机控制系统中，主要依靠中断机制实现对外界随机发生的事件做出及时处理。

所谓中断是指CPU暂时终止当前任务，转而处理突发事件，事件处理完成后，再回到原来被终止的地方，继续原来的工作。

1．中断相关概念中断源：引起中断的原因,中断申请的来源，中断源可以是I/O设备、故障、时钟、调试中人为进行的设置等。

中断响应过程：CPU暂时终止当前工作，转去处理事件的过程。

中断服务：对事件的处理过程。

中断返回：事件处理完毕，回到原来被中止的地方。

中断优先级：当有多个中断源同时向CPU申请中断时，CPU优先响应最需紧急处理的中断请求，处理完毕再响应优先级别较低的中断，中断优先级直接反映每个中断源的中断请求被CPU响应的优先程度。

中断嵌套：CPU响应了某一中断源的中断请求，并正在执行它的中断服务程序时，若有优先级更高的中断源提出中断请求，那么CPU将停止正在执行的中断服务程序，转而响应和处理优先级更高的中断服务程序，等处理完成后再执行原来的中断服务程序，这就是中断嵌套。

2．中断的应用中断的应用包括中断设置、中断请求，中断响应，中断处理、中断返回五个部分。

1）中断设置中断设置包括中断允许设置、中断优先级设置和外部中断触发方式设置3个部分。

中断允许控制寄存器IE用于设置中断允许或禁止；中断优先级控制寄存器IP用于设置中断优先级的高低；外部中断的触发方式可以通过特殊功能寄存器TCON进行设置。

2）中断请求5个中断源中2个为外部中断，3个为内部中断。

外部中断源①INT0 外部中断0请求，通过P3.2引脚引入，中断请求标志为IE0。

②INT1 外部中断1请求，通过P3.3引脚引入，中断请求标志为IE1。

内部中断源①T0 定时/计数器0溢出中断申请，中断请求标志为TF0。

②T1 定时/计数器1溢出中断申请，中断请求标志为TF1。

③TXD/RXD 串行口中断，当串行口发送或接收完一帧数据时，申请中断，发送中断请求标志为TI，接收中断请求标志为RI。

单片机-第五章_单片机中断系统

单片机-第五章_单片机中断系统

中断标志 TCON
IT0 0
IE
EX0 ET0
IP
1 0 1 0 1 0 1 0 1 0
查询硬件
INT0 T0 INT1 T1 RX TX
1
IE0 TF0
自 然 优 先 级
中断源
查询硬件
高级 中断请求 送CPU 矢量 地址送PC 地址送PC 低级 中断请求 送CPU 矢量 地址送PC 地址送PC
0 IT1 1
继 续 执 行 主 程 序
5.1.2 中断系统的结构
专门讨论MCS-51的中断源和中断标志、MCS-51对 专门讨论MCS-51的中断源和中断标志、MCS-51对 MCS 的中断源和中断标志 中队请求的控制和响应、中断响应时间、 中队请求的控制和响应、中断响应时间、中分段撤 除和中断系统初始化。 除和中断系统初始化。
DMA控制数据传输：CPU响应DMA的请求， DMA控制数据传输：CPU响应DMA的请求，把总线使用 控制数据传输 响应DMA的请求 将外设数据读入、 权交给DMA控制器，DMA将外设数据读入 并直接写入存储器， DMA控制器 权交给DMA控制器，DMA将外设数据读入、并直接写入存储器， 或将数据从存储器读出并直接送给外设。传送过程不需要CP 或将数据从存储器读出并直接送给外设。传送过程不需要CP 参与。 U参与。 DMA释放总线 当一批数据传送后， 释放总线： DMA控制器再 DMA释放总线：当一批数据传送后， DMA控制器再 CPU发出 结束总线请求” CPU响应请求 发出“ 响应请求， 向CPU发出“结束总线请求”，CPU响应请求，收回总线使用 权。 DMA方式速度高 效率高，可以与CPU并行工作。 方式速度高、 CPU并行工作 DMA方式速度高、效率高，可以与CPU并行工作。

微机原理-第5章中断系统

微机原理-第5章中断系统
第五章 中断系统 Chapter 5. Interrupt system
微机原理及应用 zhouli@
5.1 中断的基本概念
中断 处理器暂停执行现行的程序，转而处理随机事件， 处理完毕后再返回被中断的程序处继续执行，这一 全过程称为中断。 中断源 能够引发处理器中断的信息源称为中断源。

可屏蔽中断
中断请求信号通过CPU的INTR引脚进入； 中断响应信号从INTA引脚发出； IF=1时, CPU响应中断；IF=0, 中断请求被屏 蔽
•
•
•
•
通常可屏蔽中断源经过中断控制器8259A管理再 向CPU发INTR请求。

• • • • • •
中断标志IF的状态
指令 CLI 使 IF ＝ 0 关中断，禁止中断, 中断屏蔽统复位，使IF＝ 0 任何一个中断被响应，使IF＝ 0 指令 STI 使IF＝ 1 开中断、允许中断、中断开放执行， IF＝ 1 执行指令 IRET 恢复原IF状态

处理器执行 INT 21 H 之后： FAGS、CS、IP的当前值被压栈保护。 CPU从4×21H～4×21H＋3的单元中取得中断 向量并写入IP， CS之中。
•
•
•
CPU根据CS：IP值转向21H型中断服务程序。

中断程序执行完毕，执行 IRET 指令，退出中断 CPU从栈顶顺序弹出保护的断点给 IP 、 CS、 FLAGS；

中断响应过程
标志寄存器入栈 TEMP＝TF，IF＝TF＝0
（1 ） （2 ） （3 ） （4 ） Y Y （5 ）

8086 8086 各种中断源 各种中断源 的优先权，实际 的优先权，实际 上是指被识别出 上是指被识别出 来的先后； 来的先后； 多种中断同时请 多种中断同时请 求时，最先响应 求时，最先响应 的则可能是单步 的则可能是单步 中断或 中断或 NMI NMI 中 中 断。 断。

第五章 中断系统

第五章 中断系统
第五章 中断系统
一、概述
什么叫中断？ 什么叫中断？ 举例：某同学正在教室写作业，忽然被人叫出去， 举例：某同学正在教室写作业，忽然被人叫出去，回来 后，继续写作业。这就是生活中中断的例子。 继续写作业。这就是生活中中断的例子。 与上对比，单片机中也有同样的问题。 与上对比，单片机中也有同样的问题。CPU正 正 在执行原程序，突然，被意外事情打断， 在执行原程序，突然，被意外事情打断，转去执行 新程序。 执行新程序结束后， 新程序。CPU执行新程序结束后，又回到原程序中 执行新程序结束后 继续执行。 继续执行。这样的过程就叫
设有如下要求， T0、外中断1设为高优先级， 例：设有如下要求，将T0、外中断1设为高优先级， 其它为低优先级， IP的值 的值。 其它为低优先级，求IP的值。 解：IP的首3位没用，可任意取值，设为000，后面 根据要求写就可以了
X 0 X 0 X 0 PS 0 PT1 0 PX1 1 PT0 1 PX0 0
利用中断请求标志位来通知！！！ 利用中断请求标志位来通知！！！
中断源的中断请 求，如何通知 CPU？ ？
5.3 89C51 中断系统结构及中断控制
对于89C51单片机中断系统的组成可以用一句话来 单片机中断系统的组成可以用一句话来 对于 叫做： 五源中断，两级管理” 讲，叫做：“五源中断，两级管理”
中断
。
ห้องสมุดไป่ตู้
为什么要有中断？ 为什么要有中断？ 对突发事故，做出紧急处理。 对突发事故，做出紧急处理。 根据现场随时变化的各种参数、信息， 根据现场随时变化的各种参数、信息，做出实时监 控。 CPU与外部设备并行工作 以中断方式相联系 提高 与外部设备并行工作,以中断方式相联系 与外部设备并行工作 以中断方式相联系,提高 工作效率。 工作效率。 解决快速CPU与慢速外设之间的矛盾。 与慢速外设之间的矛盾。 解决快速 与慢速外设之间的矛盾 在多项外部设备同时提出中断请求情况下， 在多项外部设备同时提出中断请求情况下，CPU能 能 根据轻重缓急响应外设的中断请求。 根据轻重缓急响应外设的中断请求。

5 中断系统 [26]

5 中断系统 [26]

第五章中断系统中断概念的出现，是计算机系统结构设计中的重大变革中断是操作系统的物质基础中断技术实质是一种资源共享技术5.1 中断系统概述5.1.1 中断系统需要解决的问题几个概念：中断CPU执行主程序的过程中，外部或内部事件通过硬件打断程序的执行，使其转向执行为处理该事件的中断服务程序，完成中断服务程序后，CPU继续原来被打断的程序，这样一个过程称为中断中断请求中断响应中断处理中断返回图5-1 中断响应过程中断源能产生中断的各种事件中断优先级中断被CPU优先响应的等级当有几个中断源同时．．申请中断时；或者，当CPU正在执行某中断源的服务程序，又有另一中断源申请中断时，CPU根据优先级决定如何处理优先级规则：高级可打断低级中断嵌套优先级高的中断源打断CPU正在处理的优先级低的中断服务程序，待完成了高级中断服务程序之后，再继续被打断的低级中断服务程序中断系统需要解决的问题：断点保护获取中断向量允许控制优先级控制5.1.2 中断的主要功能实现快速CPU 与慢速外设的速度配合 实现实时控制实现故障的及时发现及处理实现人机联系5.2 89C51中断系统图5-480C51的中断系统结构示意图5.2.1 中断源5个中断源2个优先级外部中断2个INT0__________ INT1__________引脚电平变化定时/计数器 2个T0 T1计数到（溢出）串行口1个TXD 发送完RXD 接收到5.2.2 中断矢量中断入口地址表5-1 中断矢量地址中断源 中断入口地址INT0_________ 0003HT0 000BHINT1_________ 0013HT1 001BH串行口 0023H T2* 002BH通常在中断入口地址处写一条跳转指令，跳转至中断服务程序5.3 中断的控制5.3.1 中断标志TCON (88H) 定时/计数器控制寄存器TF1 TF0 IE1 IT1 IE0 IT0 IT0 外部中断0触发方式控制位0：低电平1：下降沿IT1 外部中断1触发方式控制位0：低电平1：下降沿IE0 外部中断0中断标志位1：申请中断IE1 外部中断1中断标志位1：申请中断TF0 定时/计数器0中断标志位1：申请中断TF1 定时/计数器1中断标志位1：申请中断SCON (98H) 串行口控制寄存器TI RI TI 串行口发送中断标志位1：申请中断RI 串行口接收中断标志位1：申请中断5.3.2 中断允许控制IE (0A8H) 中断允许控制寄存器EA - - ES ET1 EX1 ET0 EX0 EX0 外部中断0中断允许位1：中断允许ET0 定时/计数器0中断允许位1：中断允许EX1 外部中断1中断允许位1：中断允许ET0 定时/计数器0中断允许位1：中断允许ES 串行口中断允许位1：中断允许EA 中断总允许位1：中断允许[例]允许T0、T1中断，禁止其他中断MOV IE, #10001010BSETB ET0SETB ET1 SETB EA5.3.3 中断优先级IP (0B8H) 中断优先级控制寄存器- - - PS PT1 PX1 PT0 PX0PX0 外部中断0优先级控制位1：高优先级 PT0 定时/计数器0优先级控制位1：高优先级 PX1 外部中断1优先级控制位1：高优先级 PT0 定时/计数器0优先级控制位1：高优先级 PS 串行口中断优先级控制位 1：高优先级中断嵌套 2级中断源 同级内的查询顺序．．．．．．．．INT0_________ 高T0 ↓INT1_________T1 串行口 低[例]设置串行口优先级最高SETB PS5.3.4 外部中断触发方式ITx 外部中断触发方式控制位0 低电平 1 下降沿低电平持续性有时需硬件撤除中断请求下降沿瞬间性5.3.5 中断请求的撤除自动撤除TF0TF1IE0（下降沿触发方式）IE1（下降沿触发方式）软件撤除TIRI硬件撤除IE0（低电平触发方式）IE1（低电平触发方式）5.4 中断的响应过程和响应时间5.4.1 中断的响应过程采样查询响应中断不响应的条件：1) 同级或高级中断正在被服务2) 指令未执行完3) 若当前指令为RETI 或者是访问IE 、IP 的指令，则该指令以及紧接着的 另一条指令未执行完中断vs 子程序中断 子程序发生 随机 必然转移 硬件 软件 返回 RETI RET5.4.2 中断的响应时间3~8个机器周期或更长5.5 外部中断的扩展INT0__________ INT1__________采用“OC 门”经“线或”后实现图5-5外部中断源的扩展电路 图5-6 外部中断源查询流程图通过片内定时器/计数器来实现（略）5.6 80C51的单步操作5.7 中断服务程序的设计。

第5章 中断系统

第5章 中断系统

第5章中断系统5.1 中断系统概述 (1)一、中断的概念 (1)二、采用中断技术的优点 (1)三、51单片机中断系统结构 (1)5.2 中断源 (1)5.3中断请求 (2)一、外部中断的触发方式选择 (2)二、TCON的中断标志 (2)三、SCON的中断标志 (3)四、中断控制 (3)5.4 中断响应 (4)5.4.1 中断响应条件 (4)5.4.2中断响应过程 (5)5.4.3 中断响应时间 (5)5.4.4 中断请求的撤消 (6)5.5 中断服务程序设计 (6)5.5.1 中断服务程序设计的任务 (6)5.5.2 采用中断时的主程序结构 (6)5.5.3 中断服务程序的流程 (7)5.1 中断系统概述一、中断的概念中断：CPU在处理某一事件A时，发生了另一事件B请求CPU迅速去处理（中断发生）；CPU暂时中断当前的工作，转去处理事件B（中断响应和中断服务）；待CPU将事件B处理完毕后，再回到原来事件A被中断的地方继续处理事件A（中断返回）；这一过程称为中断。

中断源：引起CPU中断的根源，称为中断Array源。

中断请求（申请）：中断源向CPU提出的处理请求，称为中断请求或称为中断申请。

中断响应过程：处理事件的过程，称为中断响应过程。

中断返回：CPU暂时中断原来的事务A，转去处理事件B。

对事件B处理完毕后，再回到原来被中断的地方（即断点），称为中断返回。

中断系统（中断机构）：实现上述中断功能的部件称为中断系统（中断机构）。

二、采用中断技术的优点1、解决了快速主机与慢速I/O设备的数据传送问题；2、分时操作。

CPU可以分时为多个I/O设备服务，提高了计算机的利用率；3、实时响应。

CPU能够及时处理应用系统的随机事件，系统的实时性大大增强；4、可靠性高。

CPU具有处理设备故障及掉电等突发性事件能力，从而使系统可靠性提高。

三、51单片机中断系统结构80C51的中断系统有5个中断源，2个优先级，可实现二级中断嵌套。

D__幻灯片定稿_第5章中断系统

D__幻灯片定稿_第5章中断系统

(2)软件中断 ) 由于程序中执行了中断指令引起的中断,称为软件中断.软件中 断其实并不是真正的中断,它们只是一些程序性中断.例如,为 调试程序而设定断点,单步工作等. 根据中断是否可以禁止,又分为可屏蔽中断和非屏蔽中断两类.
可屏蔽中断是指通过软件设置相应的中断屏蔽位,允许/禁止CPU响应某个中 断.这样做的目的,是保证在执行一些重要的程序中不响应中断,以免造成 迟缓而引起错误.例如,在系统启动执行初始化程序时,就屏蔽键盘中断, 使初始化程序能够顺利进行.这时,敲任何键,都不会响应. 非屏蔽中断是指不能通过设置中断屏蔽位而禁止中断的响应.有中 断请求 信号,CPU必须响应.例如重新启动,电源故障,内存出错等内部中断是不 可屏蔽的.
(1)硬件中断. 硬件中断. 外部中断.由计算机系统各组成部分的外部设备(如输入输出设 备)发出中断申请请求引起的中断,称为外部中断或I/O中断. 一般有键盘中断,打印机中断,定时器中断等.如定时器中断即 定时提出中断申请.通常在定时控制或定时数据采集系统中,有 外部时钟电路定时,一旦到达规定的时间时钟电路就会向CPU发出 中断申请.外部中断是可以屏蔽的中断,也就是说,利用中断控 制器可以屏蔽这些外部设备的中断请求.
5.2.1中断申请 中断申请 1.中断请求源 . 从图5-3中可以看出,MCS-51单片机具有2个外部中断源和3个内部中 断源. (1)2个外部中断源:即外部中断0和外部中断1.其中断信号由在 单片机上的两个引脚P3.2和P3.3输入,名称分别为,,由IT0或IT1 决定中断输入信号的触发方式是负跳变触发还是低电平触发,IE0或 IE1为其中断申请标志,一旦中断申请有效便使IE0或IE1置1.
2)IT1:中断请求信号的触发方式控制位.其标志的功能与IT0相同. 3)IE0:外部中断0中断请求标志位. IE0=1,表示外部中断0正在向 CPU申请中断,即当CPU采样到外部中 断0有效的中断申请信号时由硬件使IE0置1.当外部中断0为电平触 发方式(IT0=0)时,在CPU执行完中断服务程序之前应由外部中断 源撤消有效电平使IE0=0.当外部中断0为负跳变触发方式时,IE0标 志一直保持到该中断被CPU响应为止,才由硬件自动清0. 4)IE1是的中断请求标志位.其标志的功能与IE0相同.

【微机原理】中断系统

【微机原理】中断系统

5.1 中断的基本概念
中断
处理器暂停执行现行的程序，转而处理随机事件，处理完毕后再返回被中断的程序处继续执行，这一全过程称为中断。

中断源
能够引发处理器中断的信息源称为中断源。

常见的中断源
•一般输入／输出设备，如图像管终端, 打印机等。

•数据通道，如磁盘、磁带等。

•实时时钟，如定时器芯片8253 产生的定时中断请求信号。

•故障信号，如电源掉电等。

•软件中断，如为调试程序而设置的中断。

中断系统
•系统为实现中断而采用的硬件和软件措施。

•计算机采用中断系统的目的
•维持系统的正常工作，提高系统效率。

•实时处理。

•为故障处理作准备。

5、中断系统

5、中断系统

5.2 MCS-51中断系统的结构
IE0 IE0
TF0
TF0
IE1
TF1
T1 RI
TCON SCON
IE
IP
图5-2 8051中断系统结构示意图
5.7 外部中断的触发方式选择
5.7.1 电平触发方式
外部中断申请触发器的状态随着CPU在每个机 器周期采样到的外部中断输入线的电平变化而 变化，能提高响应速度。适用于中断能清除中 断源的情况。 5.7.2 跳沿触发方式 外部中断申请触发器能锁存外部中断输入线上 的负跳变。中断请求不会丢失，但输入的负脉 冲至少要保持12个时钟周期。
生成LCALL指令后,CPU紧跟着便执行之.首先将PC(程序计 数器)的内容压入堆栈保护断点，然后把中断入口地址赋予 PC，CPU便按新的PC地址（即中断服务程序入口地址）执 行程序。
5.6 外部中断的响应时间 最短3机器周期：
中断请求标志位查询1周期+LCALL转移2周期
最长8机器周期： 见书
D7
IE EA
位地址
D6
-
D5
-
D4
ES
D3
ET1
D2
EX1
D1
ET0
D0
EX0 A8H
AFH
ACH ABH AAH A9H
EA: 中断总控制位，EA=1，CPU开放中断。 EA=0，CPU禁止所有中断。 ES: 串行口中断控制位，ES=1，允许串行口中断， ES=0，屏蔽串行口中断。 ET1: 定时/计数器T1中断控制位。ET1=1，允许T1中断， ET1=0，禁止T1中断。 EX1: 外中断1中断控制位，EX1=1，允许外中断1中断， EX1=0，禁止外中断1中断。 ET0: 定时/计数器T0中断控制位。ET1=1，允许T0中断， ET1=0，禁止T0中断。 EX0: 外中断0中断控制位，EX1=1，允许外中断0中断， EX1=0，禁止外中断0中断。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中断允许控制寄存器 IE 中断优先控制寄存器 IP
第5章 中断系统
1．定时器控制寄存器（TCON） 该寄存器地址为88H，其位地址为8FH～88H。寄存器的内 容及位地址表示如下： 位地址 8F 8E 8D 8C 8B 8A 89 88 位符号 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
第5章 中断系统
图5-1 中断流程
第5章 中断系统
二、 中断系统的功能 MCS-51的中断系统具有以下中断功能：
1． 能实现中断及返回。 2． 能实现中断优先级排队。 3． 能实现中断嵌套。
图5-2 中断嵌套流程
第5章 中断系统
第5章 中断系统
三、中断源 1． 外中断类即外部中断0和外部中断1。 中断请求信号分别由引脚 （P3.2）和 （P3.3）引入
·IT0（IT1）——外中断请求信号方式控制位 IT0（IT1）=1 脉冲方式（后沿负跳有效） IT0（IT1）=0 电平方式（低电平有效） 此位由软件置1或清0。
第5章 中断系统
2．串行口控制寄存器（SCON）
该寄存器地址为98H，其位地址为9FH～98H。 位地址 9F 9E 9D 9C 9B 9A 99 98 位符号 SM0 SM1 SM2 REN TB8 RB8 TI RI
多。在CPU不太忙的情况下可采用此方式。
（2）延时等待方式
第5章 中断系统
发启动外设的信号； 延时等待一段时间； 用输入/输出指令进行数据交换。 延时等待方式的特点是将查询方式下循环判断的时间用软件延时来等待，
CPU可用这段时间执行别的程序。但是，必须事先计算好外设从得 到启动信号到做好数据交换的时间。
第5章 中断系统
中断标志位
除外部中断电平触发方式外，其它各中断实际上 由标志位IE0、IE1、TF0、TF1、TI、RI置位引 起的。这些标志位除了由相应的硬件置位外， 还可以由软件置位。如果需要，可以由程序安 排产生中断。
第5章 中断系统
四、 中断控制
与中断控制有关的寄存器共四个， 定时器控制寄存器 TCON 串行口控制寄存器。 SCON
位地 AF AE AD AC AB AA A9 A8 址
位符 EA / 号1 0
/ ES ET1 EX1 ET0 EX0 001001
·EA——中断允许总控制位
EA=0 中断总禁止，禁止所有中断。
E
EA=1 中断总允许。当中断总允许后，某个中
断的禁止或允许由各中断源的中断允许控制位进行设置。
第5章 中断系统
第三节 MCS-51单片机的中断系统
实时控制、故障自动处理时用到中断系统，计算机与 外围设备间传送数据及实现人机联系也常常用到中断系统。
MCS-51中断系统的功能为：5个中断源；2个中断优先级， 从而可实现二级中断嵌套；每一个中断源的优先级可由程序
设定。与中断系统工作有关的SFR有IE、IP以及TCON。
第5章 中断系统
2．定时器/计数器0、1溢出中断
定时器/计数器计数溢出时，由硬件分别置TF0=1 和TF1=1，向CPU申请中断。CPU响应中断后， 由硬件自动清除TF0和TF1
第5章 中断系统
3．串行接口中断
串行接口的中断请求由发送或接收所引起。串行 口发送了一帧信息，便由硬件置TI＝1，向CPU 申请中断。串行口接收了一帧信息，便由硬件 置RI＝1，向CPU申请中断。CPU响应中断后必 须由软件清除TI和RI。
·IE0 （IE1）——外中断请求标志位 当CPU采样到 INT1（或）INT0端出现有效中断请求时，此位 由硬件置1。在中断响应完成后转向中断服务时，再由硬件 自动清零。
第5章 中断系统
位地址 8F 8E 8D 8C 8B 8A 89 88 位符号 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
·EX0（EX1）——外部中断允许控制位 EX0（EX1）＝0 禁止外中断 EX0（EX1）＝1 允许外中断
·ET0（ET1）——定时／计数中断允许控制位 ET0（ET1）＝0 禁止定时（或计数）中断 ET0（ET1）＝1 允许定时（或数）中断
第5章 中断系统
一、 中断的概念
计算机中的中断是指CPU在处理某件事情的时候，外部发生 了某一事件请求CPU迅速去处理，于是CPU暂时中断当前的工 作，转入处理所发生的事件，中断访问处理完后，再回到原来 被中断的地方，继续原来的工作的过程称为中断，如图5-1所示 。实现这种功能的部件称为中断系统（中断机构），产生中断 的请求源称为中断源。
第5章 中断系统
5.1 输入、输出数据传送的控制方式
单片机与外设的数据交换方式通常有三种：查询方式、延时等待方式和中 断方式。
（1）查询方式 发启动外设的信号； 读入外设的状态或标志； 判断其是否已做好数据交换的准备； 如外设未做好准备，则一直查询； 外设准备好了，用输入/输出指令进行数据交换。 查询方式的优点是能够自动适配外设的工作速度，缺点是花费CPU时间较
·TI——串行口发送中断请求标志位 当发送完一帧串行数据后，由硬件置1，在转向中断服务
程序后，必须用软件清0。
·RI——串行口接收中断请求标志位 当接收完一帧串行数据后，由硬件置1；在转向中断服务程 序后，必须用软件清0。
第5章 中断系统
3．中断允许控制寄存器（IE） 该寄存器地址为A8H，其位地址为AFH～A8H。
（3）中断方式
第5章 中断系统
设置中断，开中断； 当外设需要与单片机交换数据时，发中断请求； 单片机响应中断申请，执行中断服务程序，与外设交换数据。 中断方式下，可充分利用单片机的工作效率并适配外设的工作速度。因此，
中断方式是应用最多的一种I/O数据交换方式。但中断方式需要的硬 件资源较多。
第5章 中断系统
外部中断请求有两种信号方式， 电平方式：当引脚上出现低电平时就向CPU申请中断， CPU响应中断后要采取措施撤消中断请求信号，使引脚恢复高 电平。 脉冲方式：当引脚上出现负跳变时，该负跳变经边沿检 测器使IE0或IE1置1，向CPU申请中断。CPU响应中断后由硬 件 自 动 清 除 IE0 和 IE1 。 CPU 在 每 个 机 器 周 期 采 样 INT0* 和 INT1*，为了保证检测到负跳变，引脚上的高电平与低电平至 少应各自保持一个机器周期。