HDB3码型变换要点
- 格式：doc
- 大小：5.06 MB
- 文档页数：19
从示波器中可以看出：
HDB3双极性数据
1
-1
1
-1
1
-1
1
-1
1
-1
1
-1
1
-1
输入数据111来自111
1
1
1
1
1
1
1
1
全1码输入的时候，HDB3双极性码正负极性交替出现。
输入数据（TPD01），HDB3输出单极性码数据（TPD08）
从示波器中可以看出：
HDB3单极性数据
-1
-1
-1
-1
-1
-1
-1
-1
通信原理实验
电子信息工程学院
码型变换
姓名：XX学号：122110XX班级：通信120X
得分
第九周星期三第四大节
实验名称： 码型变换
一、实验前的准备
1、预习实验指导书上的相关内容
2、根据书后目录确定本次实验需要操作的测试孔及其位置
3、了解HDB3编/解码原理（详细内容见“四、基本原理”部分）
4、理解定时提取的原理（详细内容见“四、基本原理”部分）
图4
图5
五、实验内容
1、HDB3码形变换规则验证
（1）通过KX02的设置，产生7位周期m序列。用示波器观测如下数据：输入数据（TPD01），HDB3输出双极性数据（TPD05）
从示波器中可以看出：
HDB3双极性数据
1
-1
0
0
1
0
-1
1
-1
0
0
1
0
-1
输入数据
1
0
1
1
1
0
0
1
0
1
1
1
0
0
由输入数据可得：输入数据与输出的关系满足AMI编码关系，只是输出数据有3位延迟。因为M序列中没有出现4个连0，所以AMI码和HDB3码是一样的。
输入一个周期的数据如下：
HDB3双极性数据
1
-1
0
0
1
0
-1
输入数据
1
1
0
0
1
0
1
（2）输入数据（TPD01），AMI输入单极性码数据（TPD08）
从示波器中可以看出：
HDB3蛋极性数据
-1
-1
0
0
-1
0
-1
-1
-1
0
0
-1
0
-1
输入数据
1
0
1
1
1
0
0
1
0
1
1
1
0
0
（3）拔除KD01，输入数据为全1码。用示波器观测数据如下：
从图中可以看出，HDB3大概有8个时钟的延时，与理论相同：编码、译码各有4个时钟时延。
3、HDB3时钟编码中时钟分量的定性观测（TPP01为同步时钟分量，TPP02为放大后的同步时钟分量）
（1）通过KX02设置，产生15位周期m序列：KP02设置在HDB3位置；KD01设置
HDB3码全称三阶高密度双极性码，属伪三进制码。
主要是为了应对AMI码中连“0”过多不易提取缺点而对AMI码进行改进的结果。它的编码规则是：
1）当信息序列中出现四个连“0”码时，就产生一个“破坏点”V，即将第四个“0”码变为与前一非“0”符号同极性的符号，使码元极性交替变化规律遭到破坏。
2）为保证最终信号无直流产生，插入的破坏点之间也要保证极性交替变化。
该模块内各点测试点的安排如下
（1）TPD01：编码输入数据（256kbps）。
（2）TPD02:256kHz编码输入时钟（256kHz）。
（3）TPD03：HDB3输出+。
（4）TPD04：HDB3输出-。
（5）TPD05：HDB3输出（双极性码）。
（6）TPD06：译码输入时钟（256kHz）。
（7）TPD07：译码输出数据（256kbps）。
（8）TPD08：HDB3输出（单极性码）。
3、定时提取
位定时提取电路采用锁相环方法。在系统工作中锁相环将接收端的256kHz时钟锁定在发端的256kHz的时钟上，来获得系统的同步时钟。该锁相环模块由锁相环，数字分频器，
D触发器，环路滤波器和输入端的带通滤波器组成。锁相环组成框图见（图2）。
图2
4、主要芯片介绍
-1
-1
-1
-1
-1
-1
输入数据
1
1
1
1
1
1
1
1
1
1
1
1
1
1
（4）KD01跳线中间接地，输入数据全0码。用示波器观测数据如下：
从示波器中可以看出：
HDB3双极性数据
0
1
-1
0
0
-1
1
输入数据
0
0
0
0
0
0
0
解码时，遇到相同的两个极性就扔掉，可以恢复原来的全0序列。
输入数据（TPD01），HDB3输出单极性码数据（TPD08）
（1）CD22103
CD22103型芯片是一种集编码和译码一体的CMOS器件，工作速率为50kbps~10Mbps。内部结构图和引脚排列见（图3）。
图3
（2）CC4046
CC4046是一种CMOS单片数字锁相环电路，内含一个高性能的压控振荡器，两个工作方式不同的相位比较强。压控振荡器产生50%占空比的方波，振荡频率约为0.5~1.2MHz。锁相环CC4046内部结构见（图4），引脚排列见（图5）。
从示波器中可以看出：
HDB3单极性数据
0
-1
-1
0
0
-1
-1
输入数据
0
0
0
0
0
0
0
2、HDB3码译码和时延测量
将KD01设置在M位置，将CMI编码模块内的M序列类型选择跳线开关KX02时至在左端，产生15位周期M序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。
将极性码开关设置在KD02，选为单极性，测量TPP01与TPP02，得到波形见下图：
3）当两规则冲突时，插入“补信码”B取得平衡。B插入的位置应该是交替变化规律被破坏的小节的第一位。
2、HDB3的译码
每个破坏点总与前一非“0”码元同极性。也就是说，从接收到的信号中找到破坏点V很容易，而V码及其前面三个码元必为连续的三个“0”，从而将恢复四个连“0”，再讲所有-1变为+1后即可得到原码。
二、实验目的
1、掌握HDB3编码规则、解码和解码原理
2、了解锁相环的工作原理与定时提取
3、了解输入信号对定时提取的影响
4、了解信号的传输时延
5、了解AMI/HDB3编译码集成芯片CD22103
三、实验仪器
1、ZH5001A通信原理综合实验系统一台
2、20 MHz双踪示波器一台
四、基本原理
1、HDB3编码规则
3、编解码电路
编译码电路采用集成芯片CD22103实现HDB3的编码工作。同时电路中采用运放完成对HDB3的输出进行电平变换，将输出变换为单极性或双极性码。其组成框图见（图1）。
图1
为进行HDB3编码，应将CD22103的三号引脚接+5V；AMI编码则将其接地。在编码过程中，将NRZ码及时钟信号作为输入，CD22103将输出两路并行信号 （15号引脚）和 （14号引脚）。两信号均为半占空比的正脉冲信号，分别与AMI或HDB3的正极性信号和负极性信号对应。两路信号经差分放大器后，得到AMI或HDB3编码。通过运放构成的相加器，HDB3将为单极性。在译码时，需将AMI或HDB3码变换为两路信号分别送到CD22103的第11、13引脚，这一变换有双/单变换电路完成。
HDB3双极性数据
1
-1
1
-1
1
-1
1
-1
1
-1
1
-1
1
-1
输入数据111来自111
1
1
1
1
1
1
1
1
全1码输入的时候，HDB3双极性码正负极性交替出现。
输入数据（TPD01），HDB3输出单极性码数据（TPD08）
从示波器中可以看出：
HDB3单极性数据
-1
-1
-1
-1
-1
-1
-1
-1
通信原理实验
电子信息工程学院
码型变换
姓名：XX学号：122110XX班级：通信120X
得分
第九周星期三第四大节
实验名称： 码型变换
一、实验前的准备
1、预习实验指导书上的相关内容
2、根据书后目录确定本次实验需要操作的测试孔及其位置
3、了解HDB3编/解码原理（详细内容见“四、基本原理”部分）
4、理解定时提取的原理（详细内容见“四、基本原理”部分）
图4
图5
五、实验内容
1、HDB3码形变换规则验证
（1）通过KX02的设置，产生7位周期m序列。用示波器观测如下数据：输入数据（TPD01），HDB3输出双极性数据（TPD05）
从示波器中可以看出：
HDB3双极性数据
1
-1
0
0
1
0
-1
1
-1
0
0
1
0
-1
输入数据
1
0
1
1
1
0
0
1
0
1
1
1
0
0
由输入数据可得：输入数据与输出的关系满足AMI编码关系，只是输出数据有3位延迟。因为M序列中没有出现4个连0，所以AMI码和HDB3码是一样的。
输入一个周期的数据如下：
HDB3双极性数据
1
-1
0
0
1
0
-1
输入数据
1
1
0
0
1
0
1
（2）输入数据（TPD01），AMI输入单极性码数据（TPD08）
从示波器中可以看出：
HDB3蛋极性数据
-1
-1
0
0
-1
0
-1
-1
-1
0
0
-1
0
-1
输入数据
1
0
1
1
1
0
0
1
0
1
1
1
0
0
（3）拔除KD01，输入数据为全1码。用示波器观测数据如下：
从图中可以看出，HDB3大概有8个时钟的延时，与理论相同：编码、译码各有4个时钟时延。
3、HDB3时钟编码中时钟分量的定性观测（TPP01为同步时钟分量，TPP02为放大后的同步时钟分量）
（1）通过KX02设置，产生15位周期m序列：KP02设置在HDB3位置；KD01设置
HDB3码全称三阶高密度双极性码，属伪三进制码。
主要是为了应对AMI码中连“0”过多不易提取缺点而对AMI码进行改进的结果。它的编码规则是：
1）当信息序列中出现四个连“0”码时，就产生一个“破坏点”V，即将第四个“0”码变为与前一非“0”符号同极性的符号，使码元极性交替变化规律遭到破坏。
2）为保证最终信号无直流产生，插入的破坏点之间也要保证极性交替变化。
该模块内各点测试点的安排如下
（1）TPD01：编码输入数据（256kbps）。
（2）TPD02:256kHz编码输入时钟（256kHz）。
（3）TPD03：HDB3输出+。
（4）TPD04：HDB3输出-。
（5）TPD05：HDB3输出（双极性码）。
（6）TPD06：译码输入时钟（256kHz）。
（7）TPD07：译码输出数据（256kbps）。
（8）TPD08：HDB3输出（单极性码）。
3、定时提取
位定时提取电路采用锁相环方法。在系统工作中锁相环将接收端的256kHz时钟锁定在发端的256kHz的时钟上，来获得系统的同步时钟。该锁相环模块由锁相环，数字分频器，
D触发器，环路滤波器和输入端的带通滤波器组成。锁相环组成框图见（图2）。
图2
4、主要芯片介绍
-1
-1
-1
-1
-1
-1
输入数据
1
1
1
1
1
1
1
1
1
1
1
1
1
1
（4）KD01跳线中间接地，输入数据全0码。用示波器观测数据如下：
从示波器中可以看出：
HDB3双极性数据
0
1
-1
0
0
-1
1
输入数据
0
0
0
0
0
0
0
解码时，遇到相同的两个极性就扔掉，可以恢复原来的全0序列。
输入数据（TPD01），HDB3输出单极性码数据（TPD08）
（1）CD22103
CD22103型芯片是一种集编码和译码一体的CMOS器件，工作速率为50kbps~10Mbps。内部结构图和引脚排列见（图3）。
图3
（2）CC4046
CC4046是一种CMOS单片数字锁相环电路，内含一个高性能的压控振荡器，两个工作方式不同的相位比较强。压控振荡器产生50%占空比的方波，振荡频率约为0.5~1.2MHz。锁相环CC4046内部结构见（图4），引脚排列见（图5）。
从示波器中可以看出：
HDB3单极性数据
0
-1
-1
0
0
-1
-1
输入数据
0
0
0
0
0
0
0
2、HDB3码译码和时延测量
将KD01设置在M位置，将CMI编码模块内的M序列类型选择跳线开关KX02时至在左端，产生15位周期M序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。
将极性码开关设置在KD02，选为单极性，测量TPP01与TPP02，得到波形见下图：
3）当两规则冲突时，插入“补信码”B取得平衡。B插入的位置应该是交替变化规律被破坏的小节的第一位。
2、HDB3的译码
每个破坏点总与前一非“0”码元同极性。也就是说，从接收到的信号中找到破坏点V很容易，而V码及其前面三个码元必为连续的三个“0”，从而将恢复四个连“0”，再讲所有-1变为+1后即可得到原码。
二、实验目的
1、掌握HDB3编码规则、解码和解码原理
2、了解锁相环的工作原理与定时提取
3、了解输入信号对定时提取的影响
4、了解信号的传输时延
5、了解AMI/HDB3编译码集成芯片CD22103
三、实验仪器
1、ZH5001A通信原理综合实验系统一台
2、20 MHz双踪示波器一台
四、基本原理
1、HDB3编码规则
3、编解码电路
编译码电路采用集成芯片CD22103实现HDB3的编码工作。同时电路中采用运放完成对HDB3的输出进行电平变换，将输出变换为单极性或双极性码。其组成框图见（图1）。
图1
为进行HDB3编码，应将CD22103的三号引脚接+5V；AMI编码则将其接地。在编码过程中，将NRZ码及时钟信号作为输入，CD22103将输出两路并行信号 （15号引脚）和 （14号引脚）。两信号均为半占空比的正脉冲信号，分别与AMI或HDB3的正极性信号和负极性信号对应。两路信号经差分放大器后，得到AMI或HDB3编码。通过运放构成的相加器，HDB3将为单极性。在译码时，需将AMI或HDB3码变换为两路信号分别送到CD22103的第11、13引脚，这一变换有双/单变换电路完成。
