下载文档原格式
通信系统中的扩频序列发生器的FPGA设计与仿真开题报告北京理工大学珠海学院毕业设计（论文）开题报告题目：通信系统中的扩频序列发生器的FPGA设计与仿真学院：航空学院专业：信息工程学生姓名：张冰锋指导教师：黄显高一、研究的现状及其意义FPGA技术是上世纪90年代以来电子设计领域最具有活力和发展前途的一项技术。
它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它最大的特点就是速度快、应用灵活，实现你想实现的任何数字电路，而且可以定制各种电路，减少专用芯片对电路设计的束缚。
目前，由于其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性,FPGA逐步成为复杂数字硬件电路的理想选择，并且在通信、数据处理、网络、仪器、自动控制、军事和航空航天等众多领域得到了广泛应用。
在移动通信、卫星通信等现代通信环境下，多径干扰是常见的且非常严重的，通信系统必须具有很强的抗于扰的能力才能保证通信系统的顺畅。
扩频技术具有抗多径干扰的能力，其利用扩频所用的伪随机码的相关特性来达到抗多径干扰，甚至可以利用抗多径干扰能力来提高系统的性能。
二、研究目标、研究内容和拟解决的关键问题主要的研究目标是对m、Gold、正交Gold序列发生器用Verilog HDL 或VHDL 编程和仿真。
研究内容：1、Verilog编程语言是硬件描述语言的一种，用于数字电子系统的设计。
能进行各种级别的逻辑设计和数字逻辑系统的仿真验证、时序分析、逻辑综合。
2、扩频技术的基本原理3、m序列发生器的FPGA设计与仿真4、Gold序列发生器的FPGA设计与仿真5、正交Gold序列发生器的FPGA设计与仿真拟解决的关键问题：1、ModelSim仿真软件的使用2、Verilog HDL编程语言的编写3、m序列的FPGA设计实现及其仿真结果的分析4、Gold序列的FPGA设计实现及其仿真结果的分析5、正交Gold序列的FPGA设计实现及其仿真结果的分析三、研究的基本思路和方法、技术路线、实验方案及可行性分析研究的基本思路和方法：1、根据课题要求查找相关资料，了解该课题国内外的应用和研究状况，以及目前广泛用的技术；2、确定课题的研究方向，从这一方向着手对课题进行研究；3、明确课题的研究内容，涉及的研究原理，研究课题所必须掌握和熟悉的知识点和相关技术问题，通过查阅相关书籍和资料以达到对课题的深入理解；4、严格按照导师的进度安排完成内容，随时和导师保持联系对不懂得地方进行询问并按照导师的意见进行改进。
快速实现基于FPGA 的脉动FI R 滤波器邓路宽1,2,程 翥1,皇甫堪1(1.国防科学技术大学电子与科学工程学院信号处理室,湖南省长沙市410073;2.武警8732部队,湖南省耒阳市421800)摘 要:基于FPGA(现场可编程门阵列)器件内部集成的数字信号处理模块,利用Quartus 中宏功能模块定制4阶卷积运算单元,利用VHDL(甚高速集成电路硬件描述语言)元件例化语句生成脉动阵列结构FI R (有限冲击响应)滤波器。
研究了并利用PE(处理单元)结构时序约束和加法树结构的加法阵列优化设计性能。
与已有的实现方法相比,文中提出的方法具有更短的设计周期、更强的可移植性、更高的工作频率和实时处理信号的能力。
关键词:VH DL ;脉动阵列;PE 处理单元;FI R 滤波器中图分类号:TN713收稿日期:2006 08 10;修回日期:2006 11 06。
0 引 言目前,用FPGA(现场可编程门阵列)实现FI R (有限冲击响应)滤波器的方法大多利用FPGA 中LUT(查找表)的特点采用DA (分布式算法)或CSD 码等方法,将乘加运算操作转化为位与、加减和移位操作[1~3]。
这些结构需要占用器件较多的LE (逻辑元件)资源,设计周期长,工作频率低,实时性差。
本文提出一种基于Strati x 系列FPGA 器件的新的实时高速脉动FI R 滤波器的快速实现方法。
利用FGPA 集成的DSP(数字信号处理器)乘加模块定制卷积运算单元,利用VHDL(甚高速集成电路硬件描述语言)元件例化语句快速生成脉动阵列结构的FI R 滤波器,设计周期短、可移植性强,设计采用全流水结构,能高速、无滞后地实现实时信号处理。
1 设计指标及参数量化1.1 滤波器技术指标本文依据以下技术指标设计一个64阶等波纹滤波器:F s =4.092MH z ;F pass =1.4MH z ,f stop =1.6MH z ;W pass <1dB ,W stop <-50dB 。
扩频通信系统中的成形滤波器的一种设计方法
狄金海;潘磊;赵力
【期刊名称】《电子器件》
【年(卷),期】2008(31)6
【摘要】提出了无线扩频通信系统中成形滤波器的一种新的设计方法.首先分析了无线扩频通信系统最佳接收对滤波器的要求以及设计该滤波器的三个主要参数,然后介绍了所提出的无线扩频通信系统基带部分中的成形滤波器设计的改进方法,该方法采用升余弦滚降特性作为系统总体频率特性,并且在不同的参数条件下分析了它的滤波性能,最后选择了一组参数在FPGA上加以实现.实验结果表明,该成形滤波器可以很好的完成扩频通信中的成形特性.
【总页数】4页(P1860-1863)
【作者】狄金海;潘磊;赵力
【作者单位】浙江工贸职业技术学院,温州,325003;东南大学信息科学与工程学院,南京,210096;东南大学信息科学与工程学院,南京,210096;东南大学信息科学与工程学院,南京,210096
【正文语种】中文
【中图分类】TN925
【相关文献】
1.LC滤波器在三相并联有源滤波器中的一种实用设计方法 [J], 马俊文
2.自动装置中数字滤波器的一种设计方法 [J], 张宁;王宝华
3.一种实现10.7MHz高矩形系数中带宽晶体滤波器的设计方法 [J], 周浩
4.一种音响系统中电子三分频滤波器的设计方法 [J], 陶有军
5.WCDMA系统中SPT数字滤波器的一种设计方法 [J], 刘雅然;陈晓
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的高频整流SPWM波形发生器
王海霞;曾成;伍萍辉
【期刊名称】《电测与仪表》
【年(卷),期】2013(050)001
【摘要】高频整流是降低大功率开关电源对电网谐波污染的有效手段.针对高频整流应用的需要,基于FPGA设计了一种专用的SPWM波形发生器.该波形发生器克服了目前市场上的专用SPWM芯片主要针对逆变器设计,无法与交流电网电压同步的缺陷,其输出的SPWM波形对称性好、相位可调,能够满足高频整流电路抑制谐波和调节功率因数的要求,具有广阔应用前景.
【总页数】4页(P94-97)
【作者】王海霞;曾成;伍萍辉
【作者单位】河北工业大学信息工程学院,天津300401;河北工业大学信息工程学院,天津300401;河北工业大学信息工程学院,天津300401
【正文语种】中文
【中图分类】TM933
【相关文献】
1.微网储能用高频链矩阵整流器的SPWM控制 [J], 闫朝阳;张微;张坤;邬伟扬
2.基于空间矢量SPWM控制的高频整流器 [J], 詹长江;刘平
3.基于CPLD/FPGA的三相SPWM波形发生器的设计与实现 [J], 黄永庆;甘金明
4.基于FPGA的自治型SPWM波形发生器的设计 [J], 高淼;同向前;袁薇
5.一种新的基于FPGA的多路SPWM波形发生器 [J], 常国祥;王成元;夏加宽;郭雨梅;刘岫岭
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的多进制扩频系统的设计与实现
熊小军;韦志棉;黄行健
【期刊名称】《无线电工程》
【年(卷),期】2005(35)9
【摘要】传统扩频的扩频增益和抗干扰性是以增加频谱为代价的,而无人机对链路既有带宽又有抗干扰性的要求.针对这一矛盾,介绍一种多进制正交扩频通信的数字化设计方案,阐述了多进制扩频通信的扩频和解扩原理,重点讲解多进制扩频通信解扩关键部分的数字化实现,包括扩频序列的选取、解扩的采样量化、同步捕获电路以及数字匹配滤波器的数字化实现.基于所述方案的FPGA实现已经在实际应用中得到了验证.
【总页数】3页(P10-11,60)
【作者】熊小军;韦志棉;黄行健
【作者单位】北京航空航天大学,北京,100083;北京航空航天大学,北京,100083;北京航空航天大学,北京,100083
【正文语种】中文
【中图分类】TN914.4
【相关文献】
1.基于FPGA的高动态扩频信号快捕系统的设计与实现 [J], 陈源;袁嗣杰;章兰英;贾宁宁
2.FPGA在多进制正交扩频通信系统中的应用 [J], 李维英;陈育斌;李建东
3.直接扩频通信同步系统的FPGA设计与实现 [J], 王鹏宇;柳震;张野
4.CDMA扩频通信同步系统的FPGA设计与实现 [J], 马静;殷奎喜;柯炜;赵华
5.CDMA扩频通信同步系统的FPGA设计与实现 [J], 马静;殷奎喜;柯炜;赵华因版权原因，仅展示原文概要，查看原文内容请购买。
基带成形滤波器的数字设计与实现王顶;刘智朋;赵颐轩【期刊名称】《电子设计工程》【年(卷),期】2012(020)013【摘要】Based on the principle of the baseband shaping filter, a digital realization mathod of the baseband shaping filter is introduced. First of all, by using MATLAB, this scheme gets the simulation data of the signal shaped and stores this data in FPGA. And then, it realizes the function of digital baseband shaping filter by using the operation of looking up the table. This paper also uses the MODESiM to give the simulation outcome of the signal shaped. And this outcome demonstrates that the baseband shaping filter designed by this scheme can perfectly achieve the shaping performance of the signal in the communication system.%根据基带成型滤波器的工作原理，文中设计出了一种基带成型．滤波器的数字实现方案。
该方案首先运用MATALB仿真工具得到信号基带成型后的仿真数据，并将仿真数据存储在FPGA中。
然后通过查表操作实现了数字基带成型滤波器的功能。
文中还给出了通过MODELSIM得到的信号基带成型后的仿真结果，仿真结果表明，由该方案所设计的基带成型滤波器可以很好地完成通信系统中信号的成型特性。
无限冲激响应滤波器的设计与实现
齐海兵;平冠军;陶文超
【期刊名称】《微计算机信息》
【年(卷),期】2006(022)029
【摘要】现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题在数字信号领域得到广泛地应用,但要求使用VHDL或VerilogHDL语言进行设计的难度较大.本文提出了一种采用FPGA实现无限冲激响应滤波器的设计方案.并以一个四阶低通ⅡR数字滤波器的实现为例,设计并完成软硬件仿真与验证.结果表明,方法简单易行,能满足设计要求.
【总页数】3页(P84-85,183)
【作者】齐海兵;平冠军;陶文超
【作者单位】435003,湖北黄石理工学院;410083,湖南长沙中南大学;435003,湖北黄石理工学院;435003,湖北黄石理工学院
【正文语种】中文
【中图分类】TN713+.7
【相关文献】
1.基于随机结构的无乘法无限冲激响应数字滤波器设计方法 [J], 冯帅栋;陈立家;刘名果
2.改进的结构进化无限冲激响应数字滤波器设计方法 [J], 高菱;陈立家;刘名果;毛军勇
3.基于结构进化的无限冲激响应数字滤波器设计方法 [J], 毛军勇;陈立家;刘名果
4.无限冲激响应滤波器的设计与实现 [J], 齐海兵;平冠军;陶文超
5.基于Code Composer Studio的无限冲激响应滤波器(ⅡR)的设计 [J], 许志敏;魏海峰;陆彦如
因版权原因，仅展示原文概要，查看原文内容请购买。
收稿日期:2004-12-17
作者简介:黄文海(1968-),男,河南南阳人,河南省南阳医学高等专科学校高级讲师,东南大学02级信号与信息处理专业硕士研究生.
文章编号:1671-8127(2005)02-0040-02
扩频通信芯片开发中基带成形滤波器的设计及FPGA 实现
黄文海1,陈 哲2
(1.东南大学,江苏南京210096; 2.商丘职业技术学院,河南商丘476000)
摘 要:根据实际的扩频通信设计的要求,选择基带成形滤波器的设计方法,给出FIR 实现框图及FPGA 实现的注意问题.
关键词:扩频通信;成形滤波器;FPGA
中图法分类号:T N91 文献标识码:A
1 系统概述
在实际的扩频通信设计中,为了以后的升级方便以及考虑芯片的通用型,我们将基带部分和射频部分分开设计.射频部分我们使用M A XIN 公司的2511芯片,基带部分我们使用FPG A 的电路设计.这样面向用户的PC 界面可以不考虑通信的媒介,方便的进行数据的传输.图1为系统的总体框图
.
图1 扩频通信系统的设计总框图
在系统基带的F PGA 设计中,先后经历了设计输入(使用V erilo g H DL )、功能仿真、综合优化、实现、时序仿真和下载配置等阶段.设计过程中,主要考虑项目的实际要求,即主要完成基带信号的直接序列扩频处理功能,主要参考了ST EL -2000A 芯片中的技术和方法.在发射子系统中,为了降低无线信道衰落所造成的误码,我们首先对数据源进行卷积编码和交织,同时为了避免对QP SK 调制方式带来的相位模糊问题,交织后的数据再进行差分编码以形成相对移相Q PSK 调制方式.然后经过串并变换的信息进行扩频处理,成形滤波后完成Q PSK 正交调制.图2为发射子系统的框图
.
图2 发射子系统
2 成形滤波器设计
在数字基带通信中,为使传输误码率足够小,必须最大限度减少码间干扰.萘奎斯特第一准则指出了要消除码间干扰,系统从发送滤波器经信道到接收滤波器总体频率响应所应满足的条件.根据这一频率特性要求,在实际通信系统中,一般采用升余弦滚降特性作为系统总体频率特性.而在发送端和接收端,取其平方根作为发送滤波器的频率特性.
本系统采用有限冲击响应(FIR)实现.在我们这个系统中,数据传输速率为100k/s,分成I,Q 两路后,再用63位G OL D 码扩频,数据速率变为(100k/2)@63,大概为3.15M /s.
FIR 滤波器的设计即根据设计要求确定滤波器的级数和各级系统.M atlab 一般来说有三种方法:
(1)窗函数设计:方法简单,但截止频率不易控制,且达到同样指标阶数太大.
(2)频率采样设计:误差不够均匀.#
40#2005年第2期第4卷(总第17期) 商丘职业技术学院学报JOU R NA L OF SHA N GQ IU V OCA T IO N AL A N D T ECH NICA L CO L LEG E V o1.4,N o.2A pr.,2005
(3)最优等波动设计:误差均匀,阶数低,用了P-M 算法.
设计中采用第三种设计方法.M atlab 函数r emezo rd 用于最优F IR 滤波器阶估计,函数r emez 用于设计采用P -M 算法的线形相位FIR 滤波器.所以,可以通过调用函数r emezor d 找出近似的级数N 和加权矢量W ,然后调用函数r emezor d 得到FIR 滤波器的各级系数.这样我们得到滤波器具体指标:我们选取通带截止频率为3.5M ,阻带截止频率为4M ,通带波纹
小于
图3 F IR
3dB,阻带衰减小于40dB,采样频率为10M ,为码片速率的三倍多.滤波器阶数为23阶,仿真时的幅频和相频特性见图3.3 成形滤波器实现
从功能上讲,成形滤波器的实现可分为两部分.一是具有横向移位作业的数据移存器,另一个部分是符号数乘加器.FIR 实现框图见图4.在F PG A 实现这个FIR 滤波器的时候,需要注意以下几点:
(1)对于一般结构的N 阶FIR 滤波器,实现时需要N 个乘法器和N -1个加法器.由于滤波器是线形相位的,满足某种对称性,利用这一特性可以得到如图4的实现框图,按该框图实现时只需要(N +1)/2(N 为奇数)(在这里,N =23)或者N /2(N 为偶数)个乘法器,从而减少了所需的硬件资源
.
图4 FIR 实现图
(2)在每级加法和乘法之后都施加锁存,使数据在统一的时钟下
向前推进.对移存器进行对称相位相加时,若滤波器的抽头参数值为
奇数个,峰值点不参加相加运算但仍应对峰值点施加点施加锁存以和
其他各点的数值在时间上保持一致.
(3)FI R 数字成形滤波器的FP GA 实现结构中,经过诸如乘法器
和加法器等运算器件之后,输出数值的比特数值相比输入数值的比特
数将增加.在本系统中输入为4比特,经过23级数字滤波器,输出为
16比特,在这16比特中,可能前面若干比特为符号位扩展,所以要确
定输出信号的动态范围,从16比特中选择出有效的比特位,只保留一
位符号位.应注意的是,数据截取之后滤波器时域信号的基本形式不
能改变,尤其是峰值必须保留.峰值一旦被截掉,滤波器的频谱将发生
严重的畸变,失去成形的基本意义.参考文献:
[1]无线扩频(S OC)集成电路项目可行性研究报告[R].上海:上海森田科学技术研究所有限公司,2002.
[2]曹志刚,钱亚生.现代通信原理[M ].北京:清华大学出版社,1992.
[3]徐志军,徐光辉.CPLD/FPGA 的开发与应用[M ].北京:电子工业出版社,2002.
[4]邹 鲲,袁俊良,龚享铱.M AT LAB6.X 信号处理[M ].北京:清华大学出版社,2002.
[责任编辑 冯喜忠]
The Design &the FPGA Im ple me nt of Base -ban d Shap ed -filter in the Sp read Spe ctru m
Co mm un ication System ASI C Chip 's De velop men t
HU AN G W en O hai 1,CH EN Zhe 2
(1.S outheast Univ er sity ,N anj ing 210096,Ch ina;
2.Sh angqiu Vocational and T ech nica l Colleg e ,Shan gqiu H enan 476000,China)
Ab st ract :According to the actual d emand of th e spread spectrum commun ication system's d esign ,the design method of base-band shaped -filter,is chos en &the qu estions that s hould be paid attention to in FIR frame &FPGA im plem ent are given.
Key wo rds:the spread sp ectrum com munition;shaped-filter ;FPGA #41#。
