数字逻辑 实验报告 基本RS触发器 D触发器 JK触发器

数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。

2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。

3、 熟悉触发器的实际应用。

二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。

三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

在数字系统和计算机中有着广泛的应用。

触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。

按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。

触发方式有电平触发和边沿触发两种。

2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。

基本RS 触发器具有置“0”、置“1”和“保持”三种功能。

基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。

3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。

因此，它具有置“0”和“1”两种功能。

由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。

和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。

74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。

以下为74LS74的引脚图和逻辑图。

D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。

传感器A、B被水浸沿时会有高电平输出。

框I是水泵控制电路。

逻辑函数L是水泵的控制信号，为1时水泵开启。

设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。

触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特点以及其在数字电路中的应用。

通过实际操作和观察，提高对触发器逻辑功能的理解和运用能力，为进一步学习数字电路的相关知识打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、双踪示波器3、集成电路芯片：74LS74（D 触发器）、74LS112（JK 触发器）4、若干导线三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器，其逻辑功能为：当 D 端输入为 1 时，在时钟脉冲的作用下，输出 Q 变为 1；当 D 端输入为 0 时，在时钟脉冲的作用下，输出 Q 变为 0。

其逻辑表达式为：Q(n+1) ＝ D。

（二）JK 触发器JK 触发器也是一种在时钟脉冲上升沿或下降沿触发的触发器，具有置 0、置 1、保持和翻转四种功能。

当 J=1、K=0 时，在时钟脉冲作用下，输出 Q 置 1；当 J=0、K=1 时，在时钟脉冲作用下，输出 Q 置 0；当 J=K=0 时，输出保持不变；当 J=K=1 时，输出翻转。

其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q。

四、实验内容与步骤（一）D 触发器实验1、按照实验电路图，在数字电路实验箱上正确连接 74LS74 芯片和其他相关元件。

2、将 D 端分别接高电平（1）和低电平（0），用示波器观察时钟脉冲和输出 Q 的波形，记录实验结果。

3、改变时钟脉冲的频率，观察输出 Q 的变化，分析时钟频率对触发器工作的影响。

（二）JK 触发器实验1、依照实验电路图，在实验箱上连接 74LS112 芯片及相关元件。

2、分别设置 J、K 的不同输入组合，如 J=0、K=0；J=1、K=0；J=0、K=1；J=1、K=1，用示波器观察时钟脉冲和输出 Q 的波形，并做好记录。

3、调整时钟脉冲的占空比，观察输出 Q 的变化，探讨占空比对触发器工作的影响。

五、实验数据与结果分析（一）D 触发器1、当 D 端接高电平时，在时钟脉冲上升沿，输出 Q 变为高电平；当 D 端接低电平时，在时钟脉冲上升沿，输出 Q 变为低电平。

触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。

通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。

二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。

当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。

其逻辑表达式为：Q(n+1) ＝ D 。

（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。

当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。

其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。

四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。

2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。

（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。

2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。

（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。

2、输入串行数据，观察移位寄存器的输出结果。

五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。

这与 D 触发器的逻辑功能相符，验证了其正确性。

（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。

实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。

二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。

3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。

4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。

其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。

有计数功能。

（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。

（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。

如图5.4所示。

CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。

四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。

五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。

数字逻辑JK触发器实验报告.doc
JK触发器实验报告
一、实验综述
本实验的目的是熟悉JK触发器，其中包括JK触发器的模型，以及JK触发器工作原理，以及如何利用JK触发器构成T型延迟线。

二、实验过程及结果
1、JK触发器模型
JK触发器是一种时序逻辑锁存器，也称为记忆器、单端锁存器或延时器，由两个输入J、K和一个输出Q共构成的三角型逻辑结构组成，且该触发器的输入J和K引脚可以为高电平或低电平。

2、JK触发器的工作原理
JK触发器以及其工作原理的机理可以归纳为：若J与K均为高电平时，Q变化，若J、K均为低电平时，Q不变化，若K为低电平，J为高电平时，Q变化，若K为高电平，J为
低电平时，Q变化。

3、如何利用JK触发器构成T型延迟线
本实验将JK触发器及时间开关利用起来，构成T型延时线，以实现对输入的按键信
号的定时操作，经过实验我们知道给定间隔时间后即可得到一段延时是输出与输入相同的
信号，定时作用，实现了定时控制。

三、实验结论
1、本实验通过理论分析及实验验证，熟悉了JK触发器的模型，以及JK触发器的工
作原理。

2、本实验搭建了一个T型延迟线，并验证了JK触发器可以实现定时操作，实现定时
控制。

四、实验总结
本实验通过JK触发器，理解了它的模型和工作原理，并将其用于搭建定时器，实现
定时控制，学到了JK触发器的理论知识和实际功能。

本实验也为今后更深入的探索和学
习预备了良好的基础。

触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用和特性。

二、实验原理触发器是一种具有记忆功能的基本逻辑单元，它能够在特定的输入条件下改变状态，并保持该状态直到接收到新的输入信号。

常见的触发器类型包括 SR 触发器、JK 触发器、D 触发器等。

以 D 触发器为例，其工作原理基于时钟信号的控制。

当时钟信号上升沿（或下降沿）到来时，D 输入端的数据被传送到输出端 Q。

三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器芯片）3、示波器4、逻辑分析仪5、导线若干四、实验步骤1、按照实验电路图，在数字电路实验箱上连接好 D 触发器的引脚。

2、将 D 输入端分别连接到高电平（1）和低电平（0），观察时钟信号作用下 Q 输出端的变化。

3、使用示波器监测时钟信号和 Q 输出端的波形，记录并分析。

4、利用逻辑分析仪对触发器的输入和输出信号进行采集和分析，进一步验证其工作特性。

五、实验数据与结果在实验过程中，我们记录了以下数据：当 D 输入端为高电平时，在时钟信号的上升沿，Q 输出端变为高电平；当 D 输入端为低电平时，在时钟信号的上升沿，Q 输出端变为低电平。

通过示波器观察到的时钟信号和 Q 输出端的波形显示，Q 输出端的变化与时钟信号的上升沿和 D 输入端的电平状态相对应，符合 D 触发器的工作原理。

逻辑分析仪采集到的数据也进一步证实了触发器的正确工作。

六、实验分析与讨论1、从实验结果可以看出，D 触发器能够准确地在时钟信号的控制下存储和传输数据，具有稳定可靠的特性。

2、在实际应用中，触发器常用于存储二进制数据、实现计数器、移位寄存器等功能。

3、实验中可能存在的误差主要包括连接线路的接触不良、实验仪器的精度限制等。

但总体来说，实验结果能够清晰地反映出触发器的工作原理和性能。

七、实验结论通过本次触发器实验，我们成功地验证了 D 触发器的工作原理和特性。

触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。

触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。

本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。

二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。

三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。

四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。

五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。

2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。

3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。

4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。

六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。

1.1 数电实验仪器的使用及门电路逻辑功能的测试1.1.1 实验目的（1）掌握数字电路实验仪器的使用方法。

（2）掌握门电路逻辑功能的测试方法。

1.1.2 实验设备双踪示波器一台数字电路实验箱一台万用表一块集成芯片：74LS00、74LS201.1.3 实验原理图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。

Y A B其逻辑表达式为：=⋅图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。

Y A B C D其逻辑表达式为：=⋅⋅⋅与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。

只有当所有输入都为高电平“1”时，输出才为低电平“0”。

对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。

对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。

一般把多余的输入端接高电平或者和一个有用输入端连在一起。

1.1.4 实验内容及步骤（1）测量逻辑开关及电平指示功能用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。

将数据开关置“1”位，电平指示灯应该亮。

以此类推，检测所有的数据开关及电平指示功能是否正常。

（2）检测脉冲信号源给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。

改变脉冲信号的频率，示波器上的波形也应随之发生变化。

（3）检测译码显示器用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。

（4）与非门逻辑功能测试①逻辑功能测试将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。

电平指示的灯亮为1，灯不亮为0。

根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。

福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 07级姓名：学号：实验课程：数字电子技术基础实验室号：___田实验设备号： 9 实验时间： 2008-12-16 指导教师签字：成绩：实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。

2、掌握集成触发器的功能和使用方法。

3、熟悉触发器之间相互转换的方法。

二、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。

触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”，置“1”和保持三种功能。

通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”。

当S=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。

基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。

基本RS触发器也可以用两个“或非门”组成，此时置位为高电平有效。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚逻辑图如图4-2所示：图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为：+1nn QnQ+=KQJ其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q和Q为两个互补输出端。

通常把Q=0、Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。