数字电路4数据选择器及数值比较器

《数字电路》课程教学大纲课程编号：课程名称：数字电子技术基础总学时数：80 理论教学学时：60实验教学学时：20前修课程为高等数学，普通物理，电路分析，模拟电路。

后续课程有CPLD，数字信号处理，单片计，通讯原理等一、课程的任务与目的本课程是计算机科学和电子信息工程技术专业的一门专业基础课程。

主要任务是：1．系统的介绍数字系统的数学工具阐述数字系统的基本设计和分析方法。

2．通过数字电路的学习给后面的课程打下一定的理论和实践基础。

3．通过基本理论的学习掌握一定的数字系统的设计方法，及常用器件的应用，再结合实验、培养学生有一定的设计能力。

主要内容有：数制及转换，逻辑代数的公式、定理，逻辑函数的化简方法。

半导体二极管、三极管、MOS管的开关特性。

CMOS、TTL集成逻辑门。

组合逻辑电路的基本分析和设计方法。

加法器、比较器、编码器和译码器，数据选择器和分配器。

基本、同步、主从、边沿触发器、时钟触发器功能分类及转换。

时序电路的基本分析和设计方法。

计数器、寄存器、读/写存储器、只读存储器、序列脉冲发生器。

多谐振荡器，、施密特触发器。

数模、模数转换器。

教学重点与难点：教学重点是：逻辑代数的基本概念、公式、定理，逻辑函数的化简方法。

各种门电路的逻辑功能，两种集成逻辑门的电气特性。

各类触发器的逻辑功能及触发方式。

组合、时序电路的分析、设计方法。

常用典型组合、时序电路的功能、特点和应用。

典型中、大规模集成电路器件的功能和应用。

多谐、施密特、单稳的特点、功能、参数及应用。

数模、模数转换器的典型电路原理、输出量与输入量间的定量关系，特点、参数。

教学难点：逻辑代数的公式、定理的正确应用，逻辑函数化简的准确性。

集成逻辑门的电气特性。

组合、时序电路的设计。

触发器的触发方式以及脉冲产生，整形电路、数模、模数转换电路的工作原理。

采用的教学方法：课堂、实验、课程设计等相结合教材名称：电子技术基础数字部分康华光主编高等教育出版社2000年6月（第四版）主要参考书：１．高教出版社《数字电子技术基础》（四版）阎石编2．《数字电子技术基础》周良权高教出版社3．《数字电子技术基础简明教程》（第二版）余孟尝4．《数字电子技术基础》(第四版) 阎石高教出版社教学基本要求：第一章数字逻辑基础一、教学要求：1）掌握十、二、十六进制和8421码及其相互转换，了解八进制，余三码，GRAY和ASC Ⅱ码。

第1章 数制和码制 一、填空题1．数制转换：（011010）2 =（ ）10 =（ ）8 =（ ）16。

2．数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。

3．数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。

4．数制转换：（4B ）16 =（ ）2 =（ ）8 =（ ）10。

5．数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。

6．将二进制数转换为等值的八进制和十六进制数 （10011011001）2 =（ ）8 =（ ）16。

7．将二进制数转换为等值的八进制和十六进制数 （1001010.011001）2 =（ ）8 =（ ）16。

一、填空题答案： 1．26、32、1A ； 2．100011、43、 23； 3．10101001、A9、169； 4．1001011、113、75； 5．1000101、45、105； 6．2331、4D9； 7．112.31、4A.64。

第2章 逻辑代数基础 一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为 。

2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为 。

3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为 。

4．逻辑函数Y A A BC '''=+，化简后的最简表达式为 。

5．逻辑函数Y A B A B ''=++，化简后的最简表达式为 。

6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为 。

7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为 。

一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=； 3． ()()()()Y AB BC AC ''''=； 4． Y A '=； 5．1Y =； 6．1Y =； 7．Y A B =+。

电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。

数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。

图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。

该电路有4路输入数据和为地址输入。

为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。

由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。

如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。

其中,是通过4选1数据选择器的使能控制端接入的。

由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。

图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。

图7-5所示为引脚图。

每一个4选1数据选择器都设置了一个使能控制端。

两个4选1数据选择器共享地址输入端。

图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。

实验数据记录在表7-1。

验证74HC153的逻辑功能。

图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。

实验数据记录在表2。

验证电路的逻辑功能。

表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。

数据选择器（MUX）4.4.3 数据选择器(MUX)数据选择器原理集成数据选择器数据选择器扩展数据选择器应用(MUX-Multiplexer)11. 数据选择器原理数据选择器功能: 将多路输入数据中由n位通道选择信号确定的其中一路数据传送到输出端。

又称为“多路选择器”或“多路(数字)开关”。

数据输入D0 D1 DN-1n位通道选择信号（N=2n）同相或 Y 反相输出数据选择器功能示意图2…数据选择器原理例: 一种4-1MUX的功能表逻辑符号： S1 S0 0 0 1 1 0 1 0 1 F D0 D1 D2 D3S1 S0 F 4-1MUX D0 D1 D2 D3输出表达式: F = S 1 S 0 D 0 + S 1 S 0 D1 + S 1 S 0 D 2 + S 1 S 0 D 3= m0 D0 + m1 D1 + m2 D2 + m3 D3= ∑ mi Dii =03(其中mi是由通道选择信号S1,S0构成的最小项)3MUX的输出信号一般表达式2n -1 MUX的输出信号一般表达式：F = m 0 D 0 + m1 D1 + ? ? ? + m 2 n ? 1 D 2 n ? 1 =2 n ?1 i=0∑m Dii（其中mi 是n 位通道选择信号构成的最小项）42. 集成数据选择器例：8-1 MUX 74151S2X功能表使能 E 1 0 0 0 0 0 0 0 0 输出 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 Y 1 D0 D1 D2 D3 D4 D5 D6 D7通道选择 S1 S0X X输出表达式为：Y = E (∑ mi Di )i =07（mi 是S2,S1,S0构成的最小项）0 0 0 0 1 1 1 10 0 1 1 0 0 1 10 1 0 1 0 1 0 1574151逻辑符号与引脚排列D0 D1 D2 D3 D4 D5 D6 D7 E S2 S1 S0Y8YD3 D2 D1 D0 Y Y G GND11674HC151Vcc D4 D5 D6 D7 S0 S1 S274LS151 74HC1516具有三态输出的集成数据选择器例：8-1 MUX 74251 功能表S2X通道选择 S1 S0X X0 0 0 0 1 1 1 10 0 1 1 0 0 1 10 1 0 1 0 1 0 1使能 E 1 0 0 0 0 0 0 0 0输出 Y Z D0 D1 D2 D3 D4 D5 D6 D7 Y Z D0 D1 D2 D3 D4 D5 D6 D7(Z:高阻态)73. 数据选择器扩展例：用2片74151扩展成16-1MUXY ≥1 Y &- 通道扩展YY 74151(2)YG A 2 A1 S00 E S2 S 1 AD7 D6 D 5 D4 D 3 D2 D1 D0 1E A2 A 0 G S2 S11SA 0D7 D 6 D5 D4 D3 D2 D 1 D0D15 D14 D13 D12 D11 D10 D 9D8S A A A A33 S2 2 S11 S00D7 D6 D 5 D4 D3 D2 D1 D08数据选择器扩展 - 位扩展例：两位数的8-1 数据选择电路 S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y1 Y0 I10 I00 I11 I01 I12 I02 I13 I03 I14 I04 I15 I05 I16 I06 I17 I07 I17 I10 I11D0 D1I00 I01D0 D18-1 MUXY0I07D7 S ~S E 2 08-1 MUXY1D7 S ~S E 2 03S2~ S0 E94. 数据选择器应用-多通道数据传输例：I 0 8-1 I 1 MUX I2 I3 Y I4 I5 I6 I 7 S2 S1 S0S2 S1 S0公共数据线Y0 Y1 Y2 Y3 D Y4 Y5 Y6 A2 A1A0 Y71-8 DEMUXA2 A1 A0利用数据选择器与数据分配器实现多路数据的分时传输10数据选择器应用-实现逻辑函数任何逻辑函数都可表示成最小项之和形式：F =∑ m （此 m 是由F的输入变量构成的最小项）i iiMUX的输出表达式： Y =∑2 n ?1i =0mi Di(此mi是由通道选择信号构成的最小项)一般，当用具有n个通道选择端的MUX实现n变量的逻辑函数时，只需将逻辑函数的输入变量与MUX的通道选择端一一对应，并令逻辑函数中mi所对应MUX输出表达式中的Di=1，其余项对应的Di=0，即可实现。

实验五 4选1多路复用器和4位比较器设计与仿真班级信息安全一班姓名邓一蕾学号2指导老师袁文澹一、实验目的1.熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言和逻辑图设计四选一多路选择器，4位比较器。

二、实验内容1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2．从QuartusⅡ中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85三．实验原理1.（1）四选一多路选择器逻辑电路的原理4选1多路选择器，GN为使能端，AB为选择通道控制端，c0,c1,c2,c3为数据输入端.Y为输出端。

当GN为1时，y=0;当GN为0，AB=00时，Y为c0的值；当GN为0，AB=01时，Y为c1的值；当GN为0，AB=10时，Y为c2的值；当GN为0，AB=11时，Y为c3的值；（2）通过实验实现逻辑的原理2.（1）4位比较器的逻辑电路图A0,B0,A1,B1，A2，B2，A3，B3为相比较数输入端，ALBI,AEBI,AGBI为级联输入端ALBO,AEBO,AGBO为比较输出端。

2）通过实验实现逻辑的逻辑功能表为四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。

1.4选1多路选择器实验步骤：编写源代码。

打开QuartusⅡ软件平台，点击File中得New建立一个文件。

编写的文件名与实体名一致，点击 as以“.vhd”为扩展名存盘文件。

2、按照实验箱上FPGA的芯片名更改编程芯片的设置。

操作是点击Assign/Device,选取芯片的类型。

建议选“Altera的EPF10K20TI144_4”3、编译与调试。

确定源代码文件为当前工程文件，点击Complier进行文件编译。

实验四数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的方法二、实验原理数据选择器又叫“多路开关”。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷开关，如图4－1所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。

图4－1 4选1数据选择器示意图图 4－2 74LS151引脚排列数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图4－2，功能如表4－1。

选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。

1）使能端S＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。

2）使能端S＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。

如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。

如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。

2、双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图4－3，功能如表4－2。

图4－3 74LS153引脚功能S 1、S 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。

1）当使能端S 1（S 2）＝1时，多路开关被禁止，无输出，Q ＝0。

实验五 4选1多路复用器和4位比较器设计与仿真班级信息安全一班姓名邓一蕾学号201208060106指导老师袁文澹一、实验目的1.熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言和逻辑图设计四选一多路选择器，4位比较器。

二、实验内容1．参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2．从QuartusⅡ中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析，电路逻辑结构参照芯片74x85三．实验原理1.（1）四选一多路选择器逻辑电路的原理4选1多路选择器，GN为使能端，AB为选择通道控制端，c0,c1,c2,c3为数据输入端.Y 为输出端。

当GN为1时，y=0;当GN为0，AB=00时，Y为c0的值；当GN为0，AB=01时，Y为c1的值；当GN为0，AB=10时，Y为c2的值；当GN为0，AB=11时，Y为c3的值；（2）通过实验实现逻辑的原理2.（1）4位比较器的逻辑电路图A0,B0,A1,B1，A2，B2，A3，B3为相比较数输入端，ALBI,AEBI,AGBI为级联输入端ALBO,AEBO,AGBO为比较输出端。

2）通过实验实现逻辑的逻辑功能表为四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。

1.4选1多路选择器实验步骤：编写源代码。

打开QuartusⅡ软件平台，点击File中得New建立一个文件。

编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。

2、按照实验箱上FPGA的芯片名更改编程芯片的设臵。

操作是点击Assign/Device,选取芯片的类型。

建议选“Altera的EPF10K20TI144_4”3、编译与调试。

确定源代码文件为当前工程文件，点击Complier进行文件编译。

4位数值比较器设计-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN电子技术课程设计报告题目： 4位数值比较器设计学生姓名：学生学号：年级：专业：班级：指导教师：机械与电气工程学院制2016年11月4位数值比较器设计机械与电气工程学院：自动化专业1.课程设计的任务与要求课程设计的任务采用Multisim 软件实现4位数值比较器的设计与仿真。

课程设计的要求（1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。

（2）采用74Ls85集成数值比较器。

（3）要有仿真效果及现象或数据分析。

2.四位数值比较器设计方案制定四位数值比较器工作的原理对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。

从A的最高位A3和B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。

若最高位A3=B3，则再比较次高位A2=B2，余此类推。

如果两数相等，那么，必须将进行到最低位才能得到结果。

可以知道：FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2F A0>B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B （2-1）FA<B=FA3<B3+FA3=B3FA2<B2+FA3=B3FA2=B2FA1<B1+FA3=B3FA2=B2FA1=B2F A0<B0+FA3=B3FA2=B2FA1=B1FA0=B0IA<B （2-2）FA=B=FA3=B3FA2=B2FA1=B1FA0=B0IA=B （2-3）IA>B、IA<B和IA=B称为扩展输入端，是来自地位的比较结果。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的书值比较器。

若仅对4位数进行比较时，IA>B、IA<B、IA=B进行适当处理，IA>B=IA<B=0,IA=B=1。

蛋炒饭作文300字蛋炒饭作文300字（精选26篇）蛋炒饭作文300字篇1每次看到妈妈在厨房里大显身手时，我就两眼冒光，心里很敬佩妈妈做饭时的动作，我学着妈妈做饭时的样子，加上妈妈对我的指点，做饭就成了我的拿手好戏。

我最拿手的一道菜是蛋炒饭，但学习的过程是很艰难的。

记得我第一次做蛋炒饭时，总是往打好的鸡蛋液里放调料，弄得炒出来的蛋炒饭很咸。

把火点着等油锅里的油热好了之后，把蛋液小心翼翼地倒进油锅里时，总把蛋液从高处倒下来，因为怕被油烫到，结果蛋液从高处落到油锅里，油反而四处乱溅，溅到手上、脸上更疼。

妈妈教我：“倒蛋液时，把碗放低一点，这样油就不会乱溅。

”听从妈妈的教诲，我掌握了倒鸡蛋液的技巧。

等鸡蛋液在锅里成型了，一边用锅铲切一个口子，让蛋液流出来，等另外一个成型了又切开一个口子。

蛋液成了蛋饼之后，再切成一段，把米饭倒进去，用锅铲捣碎。

蛋炒饭的米饭用隔夜饭比较好。

等所有技巧都掌握，我有一次自己一个人给爸爸妈妈做蛋炒饭时，看太干了，给加了点水，炒出来的饭黏黏的，真是为难了妈妈和爸爸。

但我知道了做蛋炒饭的基本做法，要想做好吃就要多练了。

现在，我的蛋炒饭已经出神入化了，你可以和我切磋一下吗？蛋炒饭作文300字篇2我特别喜欢吃爸爸做的蛋炒饭，他做的蛋炒饭颜色丰富，味道特别好。

今天上午，爸爸妈妈都在忙，我觉得自己也应该做点什么。

看到厨房里爸爸买好的菜，我灵机一动，心想：我来给爸爸妈妈做一次蛋炒饭吧！我走进厨房，开始准备材料。

我挑了一根胡萝卜、一截春笋、一个青椒、几根小葱，请爸爸帮忙洗干净，并切成小块备用。

这时，我从冰箱里拿出两个鸡蛋，打开倒进碗里，放入料酒和一点点盐，用筷子沿着一个方向把蛋液搅拌均匀。

我小心翼翼地打开煤气灶，等锅有点热气上来，先把油倒进去，再把打好的蛋液慢慢地倒入锅里，学着爸爸的样子用锅铲轻轻地翻动。

刚开始，我还有点害怕，怕油溅到手上，很快，我就觉得蛮好玩的。

蛋煎得差不多了，就把它盛出来，放到一个空盘子里。

X X大学课程设计题目4位数值比较器学院X学院专业XXX班级XXX学生XXX学号*********指导教师XXX二〇一〇年十二月二十七日摘要随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器。

例如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。

我们可以根据不同的需要来制造出不同类型的比较器。

我们可以利用一些我们所学的知识，利用一些简单的二极管、三极管、MOS管的开关特性来组成各种门电路的基本开关元件。

我们再利用这些元件组成比较器的组合逻辑电路。

根据不同的需要，来用不同的方法来连接元件实现不同的功能。

我们可以实现1位数比较器，2位数比较器，4位数比较器，8位数比较器等多种比较器。

关键词门电路；开关元件；比较器；逻辑电路；目录摘要 (1)1前言.................................................................. ................ .. (3)1.1C M O S组成的门 (3)1.1.1C M O S组成的非门 (4)1.1.2C M O S组成的与非门 (4)1.2位数比较器 (5)2 4位数比较器 (7)2.1 原理框图 (7)2.2逻辑电路图 (8)2.2.14位数逻辑电路图 (8)2.2.24位数比较器原理 (9)2.2.3 电路板示意图 (10)结论 (11)心得体会 (12)致谢 (14)参考文献 (14)1前言本课程设计主要是根据我们学习的余孟尝主编的《数字电子技术简明教程（第三版）》的后续课程。

这个课程设计在保证基础，精选内容，加强感念理解，联系实际，利于我们学习这门课程，加深对这门课程的理解 。

它还可以增加我们的实际思维能力和动手能力。

1.1 CMOS 组成的门本次课程设计需要一些简单的电路，我们开始先介绍简单的电路。