下载文档原格式
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
教案第四章 组合逻辑电路▲4.1 概述1．逻辑电路的分类（1）组合逻辑电路（简称组合电路）； （2）时序逻辑电路（简称时序电路）。
2、组合逻辑电路的特点（1）功能特点：任一时刻的输出状态仅仅取决于同一时刻的输入状态，而与前一时刻的状态无关。
（2）结构特点：不包含记忆单元，即存储单元。
3、组合逻辑电路的描述如图所示：用一组逻辑函数表示为：4.2组合逻辑电路的分析和设计方法一、 分析方法分析就是已知电路的逻辑图，分析电路的逻辑功能。
分析步骤如下：（1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。
（2）利用公式法或卡诺图法化简逻辑函数表达式（最简与或表达式）。
（3）列真值表。
（4）确定其逻辑功能。
例1、分析下图组合逻辑电路的功能。
解 （1）AC BC AB Y ⋅⋅=（2）化简：Y=AB+BC+AC&A B B CA CY &&&组合逻辑电路……X 1X 2X nY 1Y 2Y m输入信号输出信号．．．)X X X (f Y )X X X (f Y )X X X (f Y n 21n n n 2122n 2111⋅⋅⋅=⋅⋅⋅=⋅⋅⋅=、、、、、、（3）列真值表：（4）由真值表知： 若输入两个或者两个以上的1，输出Y 为1。
功能：在实际应用中可作为多数表决电路使用。
练习：分析如图所示组合逻辑电路的功能。
▲二、设计方法设计就是已知实际逻辑问题，设计实现该功能的最简电路。
设计步骤如下：（1）根据实际逻辑问题进行逻辑抽象，即确定输入、输出变量的个数, 并对它们进行逻辑赋值(即确定0和1代表的含义)。
（2）根据逻辑功能列出真值表，求出逻辑函数表达式。
（3）选定逻辑器件。
1、若选用SSI （小规模门电路），则化简函数表达式，画出实现电路；2、若选用MSI （中规模门电路），则变换函数表达式形式，画出实现电路。
例2、有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。
设计两个教室是否开灯的逻辑控制电路，用SSI 门电路实现。
要求如下：（1）一个班学生上自习， 开小教室的灯。
（2）两个班上自习， 开大教室的灯。
（3）三个班上自习， 两教室均开灯。
解：（1）逻辑抽象：设输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习, 1表示上自习, ０表示不上自习；输出变量Ｙ、 F 分别表示大教室、小教室的灯是否亮, １表示亮, ０表示灭。
（2）列真值表： A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1& & && A BY 1 Y 2Y 3 Y（3）函数表达式：ABC C AB C B A BC A Y +++= ABC C B A C B A C B A F +++= 利用卡诺图化简：∴AB AC BC Y ++=ABC C B A C B A C B A F +++==A ○+B ○+C (４) 画逻辑图:课堂练习：P179 3.44.3 若干常用的组合逻辑电路（MSI ）一、 编码器（重点：定义、逻辑真值表）1、定义、分类2、实例介绍3、应用1、定义、分类编码：用二进制代码组合表示特定含义的输入对象（例如文字、 数字、符号等）。
而编码器就是实现编码操作的数字电路。
分类：（1）按输入、输出的端数不同（2）按照编码方式规则不同2、实例介绍（1）3位二进制编码器（也称8/3线编码器，是一普通编码器）A B C Y F 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 111&A B Y&&=1FC≥1=1BC A 0 0 00 01 0 1 1 0 11 10 0 1 1 1 BC A 0 1 00 01 0 1 0 1 11 10 11Y F 二进制编码器：2n (IN)→n(OUT)二－十进制编码器：10(IN)→n=4(OUT)普通编码器：每次只允许一个输入对象。
优先编码器：每次允许多个输入对象，但只对优先级别最高的进行编码。
输入信号高电平有效。
写出输出的函数表达式，化简有：编码器电路图：（2）优先编码器（74LS148）74LS148是一TTL 集成编码器。
看74LS148的逻辑图（P141），70I ~I 是输入端，20Y ~Y 是输出端，还有一些控制端，下面依次介绍一下：S ：片选信号，S =0，编码器工作；S =1，编码器禁止工作。
S Y ：选通输出端，S Y =0，编码器工作，但无信号。
EX Y ：扩展端，EX Y =0，编码器工作，且有信号输入。
芯片的管脚分布图为：753107632176542I I I I Y I I I I Y I I I I Y +++=+++=+++=74LS148的功能表P142（3）二－十进制编码器（74LS147）引脚分布图为：74LS147的功能表（P144 表3.3.3）3、应用：小测验：用与非门设计一个三变量判偶电路。
当输入变量中有偶数个1时，输出1；否则输出为0。
二、译码器（重点：定义、分类、输出与输入之间的关系）1、定义、分类2、实例介绍3、扩展问题4、应用：用译码器实现逻辑函数1、定义、分类译码：编码的逆过程，即将每一组输入的二进制代码“翻译”为一个高、低电平的输出信号。
而实现译码功能的数字电路称为译码器。
分类：（1）二进制译码器：n (IN)→2n (OUT)（2）二－十进制译码器：4 (IN)→10 (OUT)，即将10个BCD代码译成10个高、低输出信号。
（3）显示译码器（BCD－七段显示译码器）：4(IN) →7 (OUT)2、实例介绍（1）3位二进制译码器（3/8线译码器）：74LS1383位二进制译码器的框图为：下面介绍一TTL集成译码器74LS138：功能表输出为低电平有效根据功能表写出输出的函数表达式：★2122112112mAAAYmAAAYmAAAY======．．．故这种译码器也叫做最小项译码器。
芯片的管脚分布图：（2）二－十进制译码器：74LS142真值表：P150（3）显示译码器（BCD－七段显示译码器）数码显示器按显示方式有分段式、字形重叠式、点阵式。
其中，七段显示器应用最普遍。
七段显示器分为半导体数码管（LED七段显示器）和液晶显示器两种。
○1LED七段显示器LED显示器外形图为：七段显示器为了显示BCD码，需用显示译码器将代码译成数码管所需的驱动信号。
○2显示译码器（BCD－七段显示译码器）：74LS48以共阴极接法为例：分为七段，每段都是一个发光二极管（LED），有共阳极和共阴极两种接法。
gabcdefdpa b c d e f g dpCOM(a)共阴极(b)共阳极a b c d e f g dpCOMA aB bC cD defgABCD显示译码器abcdefgLED真值表：（高电平有效）集成显示译码器7448：三个辅助控制端LT、RBO/BI、RBI的功能和用法见P1553、扩展问题用两片3/8线译码器74LS138扩展一个4/16线译码器。
P148 例3.3.2当D3=0，74LS138(1)工作，而74LS138(2)禁止工作，故将输入D3D2D1D0的0000～0111代码译成70Z~Z；当D3=1时，74LS138(2)工作，而74LS138(1) 禁止工作，将D3D2D1D0的1000～1111代码译成158Z~Z。
4、应用：用译码器实现逻辑函数例1、用3/8线译码器74LS138和门电路产生如下多输出逻辑函数。
解：令A2=A、A1=B、A0=C123456781615141312111097448GNDV CCA1A2Y fY gY aY bY cY dY eLTBI/RBORBIA3A0BCCBACBAYACY21++==37412571mmmmBCABCACBACBABCCBACBAYmmCBAABCACY+++=+++=++=+=+==电路的接法LS138为：例2、P158 例3.3.34.3.3 数据选择器（重点：定义、输出表达式）一、 定义二、 实例介绍 三、 扩展四、 应用：用数据选择器实现逻辑函数一、定义在数字信号的传输过程中，数据选择器（也称多路开关）可以从多路输入选择一路输出。
其功能如图：二、实例介绍（1）双4选1数据选择器：74LS15374LS153中集成了两个四选一数据选择器，其中一个的逻辑图和符号图是：A 2 A 1A 0S 11Y 2Y 3Y 4Y 5Y 6Y0Y 7Y2S 3S1A B C&Y 1&Y 274LS13874317431743125757571Y Y Y Y m m m m m m m m Y Y Y m m m m Y ==+++===+=…控制信号数据输出I 0I 1I nY其中, A1、A0为控制数据传送的地址输入信号，D10～D13供选择的四路输入信号，1S为使能端。
当1S=1时，禁止数据输入，选择器不工作；当1S=0时，允许数据选通，选择器正常工作。
当正常工作时，输出表达式为：由逻辑表达式可列出功能表：输入输出1S A1A0Y11 ××00 0 0 D100 0 1 D110 1 0 D120 1 1 D13（2）8选1数据选择器：74LS152管脚分布图：输出表达式为：三、扩展用一片双4选1数据选择器74LS153组成一个8选1数据选择器。
第三地址输入端使用使能端，则真值表为：输出为高电平有效，输出用或门实现，如图：1311211111011D)AA(D)AA(D)AA(D)AA(Y+++=71261251241231221211212D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(Y+++++++=A2 A1 A0Y1Y2Y0 0 0 D10 0 D00 0 1 D11 0 D10 1 0 D12 0 D20 1 1 D13 0 D31 0 0 0 D20D41 0 1 0 D21D51 1 0 0 D22D61 1 1 0 D23D7若输出为低电平有效，则输出用与门实现。
四、应用：用数据选择器实现逻辑函数例、用8选1数据选择器（高电平有效）实现以下逻辑函数：Z ABC AC ABC =++ 解：思路：定义、输出表达式→逻辑函数步骤：（1）写出8选1数据选择器的输出表达式：（2）将逻辑函数向表达式靠（出现的项乘以1，未出现的项乘以0，未出现的变量保留）。
令A ＝A 2，B ＝A 1，C ＝A 0，则Z ABC 1ABC 0ABC 0ABC 1ABC 0ABC 1ABC 0ABC 1=⋅+⋅+⋅+⋅+⋅+⋅+⋅+⋅（3）现令D 0＝D 3＝D 5＝D 7＝1，D 1＝D 2＝D 4＝D 6＝0，即可用数据选择器实现逻辑函数Z 。
