下载文档原格式
信号在PCB（印刷电路板）里传输的原理主要基于以下方面：
电气连接：PCB上的导线和金属线路用于连接电子元件（如电阻、电容、集成电路等）之间的电气信号。
导线通过印刷、刻蚀或添加导线层的方式实现电路连接。
通过布局和设计导线的路径、宽度和间距等参数，可以满足电路的电气性能要求。
机械支持：PCB提供了电子元件的机械支持和固定。
元件通过焊接、插件或表面贴装等方式固定在PCB上，确保元件之间的相对位置和稳定性。
这有助于防止元件松动、振动和损坏，并提供可靠的机械连接。
信号传输：PCB上的导线和电路路径用于传输电子设备中的信号。
导线的布局和设计考虑了信号完整性、噪声抑制和互连长度等因素，以确保信号的稳定传输和减少干扰。
分层和布局：PCB通常采用多层结构，将电路分为不同的层次。
不同层次上的导线和电路可以实现复杂的连接和布局，以满足电路设计的要求。
分层还可以提供良好的电磁兼容性（EMC）和电磁屏蔽，以减少干扰和交叉干扰。
总的来说，PCB的工作原理是利用其提供的电气连接、机械支持和信号传输功能，实现电子设备中电路设计和实现的关键组成部分。
PCB的原理和设计取决于具体的应用需求和电路设计要求，并受到制造工艺和质量控制的影响。
PCB高速信号的传输原理主要涉及以下几个方面：
1. 信号传输线路设计：高速信号传输需要采用特殊的传输线路设计，如微带线、差分传输线等。
这些线路具有较低的传输损耗和较好的抗干扰能力，能够保证信号的稳定传输。
2. 信号编码方式：高速信号传输通常采用差分编码方式，即将信号分为正负两个相位进行传输。
差分编码可以提高信号的抗干扰能力，减少传输误码率。
3. 信号调制方式：高速信号传输通常采用调幅调制（AM）或调频调制（FM）等方式。
调制可以将信号转换为适合传输的高频信号，提高信号的传输速率和传输距离。
4. 信号接口设计：高速信号传输需要采用合适的信号接口设计，如PCIe、USB、HDMI等。
这些接口具有高速传输能力和较低的传输延迟，能够满足高速信号传输的需求。
5. 信号层次设计：高速信号传输通常采用多层PCB设计，将信号分为不同的层次进行传输。
这样可以减少信号之间的干扰，提高信号的传输质量。
综上所述，PCB高速信号的传输原理主要包括合适的线路设计、差分编码、调制方式选择、信号接口设计和信号层次设计等方面。
这些原理的合理应用可以保证高速信号的稳定传输和高质量的数据传输。
电路中的传输线理论与高频电路设计在电路设计和高频通信领域，传输线理论是一个重要的概念。
传输线是用于在电路中传输信号的特殊导线结构，它们能够保持信号的高质量传输，并减少信号在传输过程中的失真和损耗。
本文将介绍传输线理论的基本原理，并探讨其在高频电路设计中的应用。
1. 传输线理论的基本原理传输线理论是基于电磁波传播的原理。
相比于简单的电缆或导线，传输线能够在高频信号传输过程中更好地保持信号的完整性。
其原理主要包括以下几个重要概念：1.1 行波特性传输线中的信号以行波的形式传播，而不是简单的电流或电压信号。
行波特性使得信号能够在传输线上快速传播，并减少由于信号的反射和干扰而引起的失真。
1.2 传输线参数传输线的参数包括特性阻抗、电感、电容和导纳等。
这些参数影响着传输线对信号的传输速度和阻抗匹配等特性。
1.3 反射和干扰传输线上的信号可能会产生反射和干扰，这会引起信号的失真和损耗。
传输线理论通过合理设计传输线的特性阻抗和终端阻抗，减少反射和干扰对信号的影响。
2. 传输线在高频电路设计中的应用传输线理论在高频电路设计中有着广泛的应用。
以下是一些常见的应用场景：2.1 高频信号传输在高频电路中，如射频电路或微波电路中，传输线通常被用于传输高频信号。
由于传输线的特性，它能够有效地传输高频信号，并减少信号在传输过程中的失真和损耗。
2.2 信号匹配与阻抗匹配传输线的特性阻抗对于信号的匹配和阻抗匹配非常重要。
在高频电路设计中，传输线可以用于匹配信号源和负载之间的阻抗，以确保信号的高质量传输。
2.3 信号延迟和相位控制传输线能够在电路中引入延迟和控制信号的相位。
这在一些特定的高频电路设计中具有重要作用，比如时钟分配、数据同步等。
3. 设计优化与验证在高频电路设计中，传输线的设计需要考虑多个因素，如传播延迟、功率损耗、信号完整性等。
通过使用传输线理论，可以对传输线的参数和特性进行优化，并确保电路的性能满足设计要求。
4. 结论传输线理论是理解和设计高频电路中不可或缺的一部分。
PCB设计中的信号完整性分析方法PCB设计是现代电子产品开发中不可或缺的一环。
而信号完整性是保证电子产品性能和可靠性的重要因素之一。
本文将介绍PCB设计中常用的信号完整性分析方法。
一、信号完整性的重要性信号完整性是指信号在电路板上的传输过程中，能够保持其原有的波形、速度和幅度，没有失真、噪声或者延迟。
信号完整性的不良会导致各种问题，如时钟偏移、串扰、干扰等，从而影响整个系统的性能和稳定性。
二、信号完整性分析方法1. 布线规则设计在PCB设计过程中，通过合理的布线规则设计可以减少信号的串扰和耦合。
比如，避免信号线之间的交叉、保持适当的距离、分层布线等。
2. 传输线理论传输线理论是用于分析高速信号传输的一种方法。
通过建立传输线模型，可以预测信号在传输过程中的行为。
在信号完整性分析中，可以使用传输线理论对信号的波形、传播时间和幅度进行分析。
3. 电磁仿真电磁仿真是一种基于数值计算的信号完整性分析方法。
通过建立PCB的电磁场模型，可以确定信号在电路板上的传播路径和互连耦合情况。
常用的电磁仿真软件包括HFSS、ADS等。
4. 时域分析时域分析是一种基于时间的信号完整性分析方法。
通过观察信号的波形和过渡边沿，可以判断信号是否出现失真、震荡或者反射等问题。
常用的时域分析工具包括示波器、逻辑分析仪等。
5. 频域分析频域分析是一种基于频率的信号完整性分析方法。
通过对信号的频谱进行分析，可以判断信号是否出现带宽限制、谐振或者频率响应不平坦等问题。
常用的频域分析工具包括频谱分析仪、网络分析仪等。
6. 时序分析时序分析是一种基于时钟的信号完整性分析方法。
通过分析信号在时钟边沿触发的时间关系，可以判断信号的稳定性和时钟偏移情况。
常用的时序分析工具包括时序分析仪、时钟提取软件等。
三、信号完整性验证流程针对PCB设计中的信号完整性问题，通常可以采用以下的验证流程：1. 设计规则检查（DRC）：通过软件工具检查布线是否符合设计规则，是否存在潜在的信号完整性问题。
关于PCB的传输线理论1. 高速信号的基本概念提到“高速信号”，就需要先明确什么是“高速”，MHz速率级别的信号算高速、还是GHz速率级别的信号算高速？传统的SI理论对于“高速信号”有经典的定义。
SI：Signal Integrity ，即信号完整性。
SI理论对于PCB互连线路的信号传输行为理解，信号边沿速率几乎完全决定了信号中的最大频率成分，通常当信号边沿时间小于4~6倍的互连传输延时的情况下，信号互连路径会被当做分布参数模型处理，需要考虑SI行为。
图1 信号边沿时间与电路传输延时所谓“高速”，就是指“信号边沿时间小于4~6倍的互连传输延时”，可以看出电路板传输的信号是否为“高速”，不只取决于信号的边沿速率，还取决于电路板线路的路径长度大小，当两者存在一定的比例关系时，该信号应该按照“高速信号”进行处理。
要更好的理解上面的“高速信号”含义，需要先明白“传输线理论”。
2. 传输线理论2.1 PCB的传输线结构典型PCB中所见到的传输线结构是由嵌入或临近电介质或绝缘材料，并且具有一个或多个参考平面的导线构成。
典型PCB中的金属是铜，而电介质是一种叫FR4的玻璃纤维。
数字设计中最常见的两种传输线类型是微带线和带状线。
微带线通常指PCB外层的走线，并且只有一个参考平面。
微带线有两种类型：埋式或非埋式。
埋式（有时又称作潜入式）微带线就是将一根传输线简单地嵌入电介质中，但其依然只有一个参考平面。
带状线是指介于两个参考平面之间的内层走线。
下图所示为PCB上不同元件之间的内层走线（带状线）和外层走线（微带线）。
标识处的剖面图显示了传输线与地/电源层的相对关系。
图2 典型PCB传输线示意图2.2 信号传播路径当数字信号的边沿速度（上升或下降时间）比在PCB走线上传送的电信号的传播延迟来得小时，信号将受到传输线效应的极大影响。
电信号在传输线的传送方式就如水流过一根长的方形管子一样。
这就是所谓的电波传播。
就如水是以波的形式流过管子，电信号会以波的形式沿传输线传送。
高速线路PCB设计：传输线效应在高速线路中，由于传输线阻抗变化的问题，会有一部分的信号能量被反射，假设信号是一个跑步的人，人从A端想要跑到B端，在人经过线路每一块的导体时都会改变其电压值，一开始他在阻抗为50Ω的线路上跑，碰到过孔时阻抗的变化会产生让其速度变慢并产生一定的反弹，一直到终端为1MΩ时，此时几乎带着100%的能量被反弹回A端，反弹到A端时，由于A端为25Ω，会有一部分能量被留住，一部分能量被反弹，反弹的能量约为初始值的1/3。
而这1/3的信号再次到达B端后，又会被反射，以此类推。
在示波器上可以看到信号的上升沿和下降沿产生振荡直至能量减弱信号幅度随之减小。
基于上述模型，传输线会对整个电路设计带来一下效应：反射信号、延时和时序错误、多次跨越逻辑电平门限错误、过冲与下冲、串扰、电磁辐射信号轮廓失真信号在接收端将被反射，信号轮廓将失真。
失真变形的信号对噪声的敏感性、EMI若显著增加，这可能会造成整改系统的失效。
反射信号产生的主要原因：过长的布线、未进行阻抗匹配的接收端、未进行阻抗匹配的传输线（由于过量电容、电感的阻抗失配）信号延时信号在逻辑电平的高、低门限之间变化时，信号迟滞不跳变。
过多的信号延时可能导致时序错误和元器件功能混乱，通常在多个接收端时会出现问题。
信号延时产生的主要原因：驱动过载、布线过长信号电平错误信号的振荡发生在逻辑电平门限附近，在跳变的过程中可能多次跨越逻辑电平门限，导致逻辑功能紊乱。
信号过冲与下冲布线太长或信号变化太快都可以导致过冲与下冲发生，虽然大多数芯片器件接收端有输入保护二极管，但有时这些过冲电平会远远超过器件的电压范围，导致器件损坏。
信号串扰在一根信号线上有信号通过时，与之相邻的信号线上会感应出相关信号，异步信号和时钟信号更容易产生串扰。
解决串扰的方法：移开发生串扰的信号或屏蔽被严重干扰的信号。
信号距离地平面越近，或者加大线间距，都可以减少串扰的发生。
电磁辐射电流流过导体会产生磁场。
PCB线路板阻抗计算公式1. 传输线模型：PCB线路板可以近似看作是由两个导体平行排列组成的传输线。
当高频信号传输时，需要考虑传输线的特性阻抗。
常用的传输线模型有微带线（microstrip）和同轴线（coplanar）。
2.微带线模型：微带线是一种将信号层与地层通过电介质层相连的结构。
计算微带线的阻抗需要考虑的参数包括信号层宽度W、信号层与地层之间的介电常数Er、信号层厚度H1以及介电层厚度H2等。
微带线的阻抗计算公式为：Z0 = 87 / sqrt(Er + 1.41) * (W/H1 + 1.38/H2) + 0.8 * W其中Z0为微带线的特性阻抗，单位为欧姆。
3.同轴线模型：同轴线由内导体、绝缘层和外导体组成。
计算同轴线的阻抗需要考虑的参数包括内导体半径R1、绝缘层厚度H2、外导体半径R2以及介电常数Er等。
同轴线的阻抗计算公式为：Z0 = 60 * ln(R2/R1) / sqrt(Er) + 138 / sqrt(Er)其中Z0为同轴线的特性阻抗，单位为欧姆。
4.其他影响因素：在使用上述公式计算阻抗时，还需要考虑以下一些因素。
-线路板堆叠结构：多层线路板的堆叠结构会对阻抗产生影响。
通常情况下，带有地层的堆叠结构会使阻抗变小，而带有电源或信号层的堆叠结构会使阻抗变大。
-信号引线长度：信号引线的长度对阻抗也会有一定影响。
根据传输线理论，当信号引线长度小于1/10波长时，可以忽略这种影响。
-裸板材料：PCB线路板的裸板材料及其特性参数（如介电常数）也会对阻抗产生影响。
在选择裸板材料时需要根据设计需求和成本考虑。
总之，PCB线路板的阻抗计算需要综合考虑以上因素，利用适当的公式和参数进行计算。
对于复杂的线路板设计，可以借助专业的PCB设计软件来计算和优化阻抗。
PCB传输线简介：随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制PCB 迹线的阻抗。
相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
在实际情况中，需要在数字边际速度高于1ns 或模拟频率超过300Mhz时控制迹线阻抗。
PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。
印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。
这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
阻抗控制阻抗控制(eImpedance Controling)，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。
故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。
PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。
影响PCB走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。
PCB 阻抗的范围是 25 至120 欧姆。
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。
迹线和板层构成了控制阻抗。
PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。
但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：●信号迹线的宽度和厚度●迹线两侧的内核或预填材质的高度●迹线和板层的配置●内核和预填材质的绝缘常数PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
微带线（Microstrip）：微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
PCB中的传输线理论PCB板上的信号传输速率越来越高，PCB走线已经表现出传输线的性质.在集总电路中视为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以集总参数在这时已经不起作用了，必须采用分布参数传输线理论来处理(注：如果线长度大于信号传输有效长度的1/6(1/4)，那么我们就看做是一个分布式系统）。
传输线的模型可以用图1表示：单根传输线模型如果是理想的无损传输线，这没有G 和 R。
当然这也在现实中不存在的理想状况。
所以，我们以下的考虑都是有损传输线。
对于图传输线的性质可以用电报方程来表达,电报方程如下：dU/dz = ( R + jwL) IdI/dz = ( G +jwC) U电报方程的解为：通解中的由于R, G 远小于 jwL、jwC，所以通常所说的阻抗是指：从通解中可以看到传输线上的任意一点的电压和电流都是入射波和反射波的叠加，传输因此传输线上任意一点的输入阻抗值都是时间、位置、终端匹配的函数，再使用输入阻抗来研究传输线已经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概念描述传输线。
特征阻抗的物理意义就是：入射波的电压和入射波的电流的比值，或反射波的电压和反射波电流的比值。
电磁波在介质的中的传输速度只与介质的介电常数或等效介电常数有关。
根据经验：FR4内层带状线的传输速度为180ps/inch，表层微带线的传输速度为140~180ps/inch。
PCB常见的传输线主要有以下几种：1.1.1 微带线（Microstrip)式中:w－－导线宽度 t －－导线厚度 h－－介质厚度适用范围：w/h 的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上。
1.1.2 嵌入式微带线（Embedded Microstrip)式中：w－－导线宽度 t－－导线厚度 h－－介质厚度适用范围：w/h 的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上。
1.1.3 差分线(Differential Pair)式中：w－－导线宽度 t－－导线厚度 h－－介质厚度 s－－导线边缘间距适用范围：w/h 的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上；s小于100mil。
1.1.4 标准带状线(Stripline)式中：w－－导线宽度 t－－导线厚度 h－－介质厚度适用范围：w/h <0.35；相对介电常数在1~15之间；地线宽度大于信号线宽度倍以上。
1.1.5 带状差分线(Edeg-coupled Symmetrical Stripline)式中：w－－导线宽度 t－－导线厚度 h－－介质厚度 s－－导线边缘间距适用范围：w/h <0.35；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上；s小于100mil。
1.1.6 不对称差分线(Asymmetric Stripline)式中：w－－导线宽度 t－－导线厚度 h、h1－－导线两边到地平面的厚度适用范围：相对介电常数在1~15之间地线宽度大于信号线宽度7倍以上需要注意的是，以上这些公式只是可以用来近似估算传输线的阻抗，而且当特征阻抗在50欧姆左右时吻合较好（总误差小于5％），但当阻抗值偏离50欧姆较远时，误差就比较大，因此经验公式只能作为一种粗略的估算手段，如果需要精确计算阻抗，可以借助相关的EDA软件。
现在的CITS27等阻抗计算工具可以方便的计算出你要求的阻抗。
阻抗控制阻抗合理的控制是高速设计中的基本条件。
阻抗匹配不但可以消除信号的反射，还可以降低串扰、EMI问题的发生。
而阻抗匹配的前提是良好的阻抗控制。
走线类型、介质厚度、线宽、线间距、介质材料等都对阻抗有贡献，需要综合考虑这些影响。
要做好阻抗控制首先要了解PCB厂家的板材情况，然后根据PCB的层压结构确定线宽、介质厚度等。
可以在设计之前和PCB加工厂家进行沟通。
我们提出要求，让厂家根据他们的加工条件给出阻抗控制方案。
PCB和电子产品设计在电子设计中，PCB是我们设计内容的物理载体，所有我们设计意图的最终实现就是通过PCB板来表现的。
这样PCB设计在任何项目中是不可缺少的一个环节。
但在以前的设计中，由于频率很低，密度很小，器件的管教间的间距很大，PCB设计的工作是以连通为目的的，没有任何其他功能和性能的挑战。
所以在很长的一段时间里，PCB 设计在整个项目中的地位是很低的。
通常是由硬件逻辑连接设计人员来进行PCB的物理连接的。
目前在有的一些小产品上还是这样的开发模式。
随着电子、通信技术的飞速发展，今天的PCB设计面临的已经是与以往截然不同的、全新的挑战。
主要表现在以下几个方面：1、信号边缘速率越来越快，片内和片外时钟速率越来越高，现在的时钟频率不再是过去的几兆了，上百兆上千兆的时钟在单板上越来越普遍。
由于芯片工艺的飞速发展，信号的边沿速率也是越来越快，目前信号的上升沿都在1ns左右。
这样就会导致系统和板级SI、EMC 问题更加突出；2、电路的集成规模越来越大，I/O数越来越多，使得单板互连密度不断加大；由于功能的越来越强大，电路的集成度越来越高。
芯片的加工工艺水平也越来越高。
过去的DIP封装在现在的单板上几乎销声匿迹了，小间距的BGA、QFP成为芯片的主流封装。
这样使得PCB设计的密度也就随之加大。
3、产品研发以及推向市场的时间不断减少，使得我们必须面临一次性设计成功的严峻挑战；时间就是成本，时间就是金钱。
在电子产品这样更新换代特别快的领域，产品面世早一天，他的利润机会窗就会大很多。
4、由于PCB是产品实现的物理载体。
在高速电路中，PCB质量的好坏之间关系到产品的功能和性能。
同样的器件和连接，不同的PCB载体,他们的结果是不同的。
所以，现在设计的流程已经在慢慢的转变了。
以前设计中逻辑功能的设计往往占了硬件开发设计的80％以上，但现在这个比例一直在下降，在目前硬件设计中逻辑功能设计方面的只占到50％，有关PCB设计部分则也占据了50％的时间。
专家预计在将来的设计中，硬件的逻辑功能开销要越来越小，而开发设计规则等高速PCB设计方面的开销将达到80%甚至更高。
所有的这些只是说明，PCB设计将是现在和未来设计中的重点，也是难点。
通常，我们的PCB设计中主要关注以下几点：1、功能的实现2、性能的稳定3、加工的简易4、单板的美观功能的实现是我们PCB的第一步。
在过去的设计中由于信号边沿的速率和时钟频率比较低，只要逻辑的连接没有错误，物理连接的好坏不会影响到使用的性能。
但这样的观点在现在的设计中是不使用的。
有一个例子可以很好的表明这一点：美国一家著名的影象探测系统制造商的电路板设计师们最近碰到一件奇特的事：一个7年前就已经成功设计、制造并且上市的产品，一直以来都能够非常稳定可靠地工作，而最近从生产线上下线的产品却出现了问题，产品不能正常运行。
所以，逻辑的真确连接也不能使功能真确实现。
物理连接的好坏也是功能实现的主要条件。
性能的保证就靠PCB的设计了，这个观点大家都有体会。
同样的逻辑连接，同样的器件，不同的PCB他们的性能测试结果就不同。
好的设计不光产品稳定性高，而且可以通过各种要求苛刻的测试。
但不理想的设计就不可能达到这样的效果。
在一些低端产品中，很多厂家使用的芯片组是相同的，逻辑连接也是相似的。
唯一的不同就是各自的PCB设计水平的高低，产品的差异性主要就是体现在PCB的设计上了。
加工的简易程度也是PCB设计好坏的一个重要指标。
好的PCB设计是方便加工，维护，测试、制造的。
PCB的好坏不仅和PCB加工厂家，SMT厂家的生产效率有关，还和我们测试、调试方便息息相关。
美观大方也是PCB设计的一个要素。
整体的美观和大气，使人看到就觉得舒服。
PCB也是一件工艺品。
好的PCB会让人驻足留恋的。
PCB设计是一门综合性的学科，是质量、成本、时间等多方面相互协调的产物。
在PCB 设计中没有最好，只有更好。
总之，高速PCB的设计是今天系统设计领域面临的严肃挑战，无论是设计方法、设计工具、还是设计队伍的构成以及工程师的设计思路，都需要积极认真地去应对。
LVDS信号的PCB设计1、LVDS信号的工作原理和特点对于高速电路，尤其是高速数据总线，常用的器件一般有：ECL、BTL、GTL和GTL＋等。
这些器件的工艺成熟，应用也较为广泛，但都存在一个共同的弱点，即功耗大。
新兴的CMOS工艺的低电压差分信号器件（即Low Voltage Differencial Signal 简称LVDS ）给了我们另一种选择。
可以说LVDS器件为高速低功耗电路设计提供了新的选择，得到广大硬件工程师的钟爱。
LVDS器件的工作原理如下：其中发送端是一个为3.5mA的电流源，产生的3.5mA的电流通过差分线的其中一路到接收端。
由于接收端对于直流表现为高阻，电流通过接收端的100欧姆的匹配电阻产生350mA 的电压，同时电流经过差分线的另一条流回发送端。
当发送端进行状态变化时它通过改变流经100欧姆电阻的电流的方向产生有效的'0'和'1'态。
LVDS的特点是电流驱动模式，低电压摆幅350mV可以提供更高的信号传输率，使用差分传输的方式可以使信号的噪声和EMI都减少：LVDS有以下主要特点：A、低的输出电压摆幅(350mV)B、低的信号边缘变化率, dV/dt 0.350V/0.5ns = 0.7V/nsC、差分特征是磁干扰相互抵销，消除共模噪声，减少EMI。
2、LVDS信号在PCB上的要求1)只要有LVDS信号的板最少都要有四层。
LVDS信号布在与地平面相邻的布线层。
例如，对于四层板而言，通常可以按以下进行层排布；LVDS信号层、地层、电源层、其他信号层。
2)对于LVDS信号，必须进行阻抗控制（通常将差分阻抗控制在100欧姆）。
对于不能控制阻抗的PCB布线必须小于500MIL。
这样的情况主要表现在连接器上，所以在布局时要注意将LVDS器件放在靠近连接器处，让信号从器件出来后就经过连接器到达另一单板。
同样，让接收端也靠近连接器，这样就可以保证板上的噪声不会或很少耦合到差分线上。
3)对LVDS信号和其它信号比如TTL信号，最好使用不同的走线层，如果因为设计限制必须使用同一层走线，LVDS和TTL的距离应该足够远，至少应该大于3~5倍差分线间距。
4)对收发器的电源和地进行滤波处理，滤波电容的位置应该尽量靠近电源和地管脚，滤波电容的值可以参照器件手册。
5)对电源和地管脚与参考平面的连接应该使用短和粗的连线连接。
同时使用多点连接。
6)保证信号的回流路径最短，同时没有相互间的干扰。
7)对走线方式的选择没有限制，微带线和带状线均可，但是必须注意有良好的参考平面。
