IC版图设计_第三章
- 格式：ppt
- 大小：2.71 MB
- 文档页数：125
下载文档原格式
合集下载
IC版图设计课程
目录第1章绪论 (1)1.1版图设计基础知识 (1)1.1.1 版图设计方法 (1)1.1.2 版图设计规则 (1)1.2标准单元版图设计 (2)第2章：D触发器介绍 (6)2.1 D触发器简介 (6)2.2维持阻塞式边沿D触发器 (6)2.3真单相时钟（TSPC）动态D触发器 (7)第3章 0.35um工艺基于TSPC原理的D触发器设计 (9)3.1电路原理图设计 (9)3.2 创建 D触发器版图 (10)3.3设计规则的验证及结果 (11)第4章课程设计总结 (13)参考文献 (14)第1章绪论1.1版图设计基础知识集成电路从60年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超大规模集成。
单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。
在整个设计过程中，版图（layout）设计或者称作物理设计（physical design）是其中重要的一环。
他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形。
对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。
版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。
布线完成模块间的互连，并进一步优化布线结果。
压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。
1.1.1 版图设计方法可以从不同角度对版图设计方法进行分类。
如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。
如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。
而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。
对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit软件。
这是一种广泛使用在微机上的交互图形编辑器。
《IC单元版图设计》课件
IC单元版图设计的未来展望
发展趋势展望
IC单元版图设计将更加注重功耗 和性能的平衡，实现更高效、可 靠的集成电路。
未来方向
未来的IC单元版图设计将更加注 重深度学习和人工智能技术的应 用，推动集成电路的创新。
研究热点
当前的研究热点包括低功耗设计、 器件集成和整合等，为IC单元版 图设计带来更多机遇和挑战。
《IC单元版图设计》PPT 课件
IC单元版图设计是集成电路设计中的重要环节，本课程将介绍IC单元版图设计 的基本概念、流程、工具、注意事项以及未来展望。
什么是IC单元版图设计？
IC单元版图设计是集成电路设计中的一项关键技术，旨在实现IC单元的物理布 局和连接，确保电路的正常工作。
IC单元版图设计的应用广泛，涵盖了从处理器到传感器等多个领域，对于电 子设备的性能和稳定性起着至关重要的作用。
IC单元版图设计流程
1
流程概述
IC单元版图设计包括物理设计准备、版图规划、电路布局、连线布局、设计规则 验证等阶段。
2
数字IC单元版图设计
数字IC单元版图设计流程包括逻辑综合、时序优化、布局布线、电器规则检查等 步骤。Байду номын сангаас
3
模拟IC单元版图设计
模拟IC单元版图设计流程包括电路拓扑设计、布局优化、电压栅极等步骤。
本次IC单元版图设计PPT课件的大纲
本次课程涵盖了IC单元版图设计的基本概念、流程、工具、注意事项以及未来展望。 希望通过本课程的学习，能够加深对IC单元版图设计的理解，并为未来的集成电路设计提供参考和启示。 谢谢观看！
Mentor Graphics Calibre 基础操作教程
提供了Mentor Graphics Calibre的基础操作教程，包 括设计规则的设置和验证等。
第三章 集成电路版图设计基础
§3-1 版图设计规则
设计规则与厂家的技术水平和设备条 件密切相关，它不是正确与不正确实现集 成电路的严格界限，但是由于它包含了一 定的工艺容差，遵循它进行版图设计可以 保证集成电路高概率地正确实现。
2021/3/30
韩良
2
集成电路设计原理
电子科学与技术
3.1.1 工艺层
数据保存和处理时与图形的直观性
活划分多个N阱，避免同类器件过于集中影响布线。
•其它类型器件是否需要设立独立的阱，可以参照电隔 离原则确定。
2021/3/30
韩良
22
集成电路设计原理
3.2.3 压焊点的排布
电子科学与技术
（1）排布形状：压焊点是芯片与封装管腿相连接用 的输入/输出端口（I/O），一般分布在芯片四周。
•I/O较少时通常采用嵌入式 （embed）
3.1.2 几何设计规则
（2）几何图形的最小宽度
宽度是指一个封闭几何图形 自身内边与边之间的距离。
电子科学与技术
最小宽度是指在保证质量的前提下工艺所能加工出的 图形最小宽度。
例如：发射区扩散最小宽度 隔离扩散区的最小宽度
N阱最小宽度
N+有源区最小宽度
引线孔最小宽度
金属最小宽度等。
2021/3/30
韩良
地址寄存存器储阵译控列码制
些 按信主息次进 关行 系每 进个 行单布元的内码部 其它控制电路 加法
布 局局设。计。
控制
寄存器组 地址加法器
•最后从最小的子单元开始设计，这就是自上而下分
层布局-自下而上版图设计的设计方法。
2021/3/30
韩良
27
集成电路设计原理
3.2.5 布线层
CMOS数字IC的版图设计
四、CMOS电路版图设计对布线和接触孔 电路版图设计对布线和接触孔 的特殊要求
（1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD ） 引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加 并行电流通路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上（P阱）。
Metal 2
input output
8. 金属线2——做金属连线，封闭图形处保留铝 金属线 做金属连线， 做金属连线
inverter： ： Schematic: Layout:
input
VDD m1 m2 GND VDD
output GND m2 m1
须解释的问题： 须解释的问题：
1. 有源区和场区是互补的，晶体管做在有源区处， 金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化 层，在这区域中可做N型和P型各种晶体管，此区 一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶 体管，要由P+注入区和N+注入区那次光刻决定。 4.4. 有源区的图形（与多晶硅交叠处除外）和P+注 入区交集处即形成P+有源区， P+注入区比所交有源 区要大些。
P-diffusion N-diffusion Polysilicon Metal contact
Process
field oxide
field oxide
field oxide
2) Simplified CMOS Process Flow
ic_设计_智力测试题(3篇)
第1篇引言：集成电路（IC）设计是一项复杂而精细的工作，要求设计者具备深厚的理论知识、丰富的实践经验以及出色的逻辑思维能力。
为了帮助您了解自己在IC设计领域的智力水平，我们特别设计了以下智力测试题。
请您认真作答，完成后可对自己的设计能力有一个初步的认识。
第一部分：基础知识1. 选择题- 下列哪个选项不是IC设计中所使用的制造工艺？A. CMOSB. TTLC. ECLD. LED2. 填空题- 在IC设计中，版图（Layout）是电路的__________，而原理图（Schematic）则是电路的__________。
3. 简答题- 简述CMOS工艺的基本原理。
第二部分：逻辑分析与设计1. 选择题- 下列哪个电路可以实现逻辑与功能？A. OR门B. AND门C. NOT门D. XOR门- 在组合逻辑电路中，如果某一输入变量经过不同途径传输后，到达电路中某一汇合点的时间有先有后，这种现象称为__________。
3. 简答题- 解释竞争与冒险现象，并说明如何消除它们。
第三部分：版图设计1. 选择题- 下列哪个工具常用于IC版图设计？A. Altium DesignerB. CadenceC. OrCADD. Pro/ENGINEER2. 填空题- 在版图设计中，为了防止寄生效应，通常需要将__________与__________保持一定的距离。
3. 简答题- 简述版图设计中的规则检查（DRC）和设计规则约束（DRC）。
第四部分：IC制造1. 选择题- 下列哪个步骤是IC制造过程中的关键步骤？A. 光刻B. 化学气相沉积C. 离子注入D. 刻蚀- 在IC制造中，__________是将电路图形转移到硅片上的关键步骤。
3. 简答题- 简述IC制造过程中可能遇到的问题及解决方法。
第五部分：模拟IC设计1. 选择题- 下列哪个电路属于模拟电路？A. 741运算放大器B. 555定时器C. 74LS00D. 74HC002. 填空题- 在模拟IC设计中，__________是放大信号的关键元件。
IC版图设计-第三章
二、LINUX操作系统
Linux是具有设备独立性的操作系统，它的内核具有高度适 应能力；丰富的网络功能：完善的内臵网络是Linux一大特 点；可靠的安全系统：Linux采取了许多安全技术措施，包 括对读、写控制、带保护的子系统、审计跟踪、核心授权等， 这为网络多用户环境中的用户提供了必要的安全保障；良好 的可移植性：是指将操作系统从一个平台转移到另一个平台 使它仍然能按其自身的方式运行的能力。 Linux是一种可移植的操作系统，能够在从微型计算机到大 型计算机的任何环境中和任何平台上运行。
图 库文件管理器对话框
CMOS反相器电路图
图 选择新建单元
CMOS反相器电路图
图 新建单元对话框
CMOS反相器电路图
图 电路图编辑窗
CMOS反相器电路图
Check and Save Save Zoom in By 2 Zoom out By 2 Property Instance Wire(Narrow) Wire(Wide) Wire Name Pin Command Options Repeat
layoutPlus
m
3 系统级启动命令
命令 swb msfb icfb 规模 s l xl 功能 Pcb 设计 混合型号IC 设计 前端到后端 大多数工具
CMOS反相器电路图
图 选择新建库文件
CMOS反相器电路图
图 新建库文件对话框
CMOS反相器电路图
图
选择库文件管理器
CMOS反相器电路图
第三章 操作系统与 Cadence软件
主要内容
一. UNIX操作系统
二. Linux操作系统
三. 虚拟机
四. Cadence软件
一. UNIX操作系统
第三章 版图的设计
逻辑图 电路图，参数，开关特性 版图，版图面积，开关特性
(W L)pn p(W L)n2.4*49.6
CMOS反向器的直流特性
OUT
VM A
要求
VM
1 2 VDD
则 n p
即
(W L)p
n p
(W L)n
k' n
kp'
(W L)n
k' n
nCox
k' n
pCox
例题1
一个CMOS反向器， 其工艺具有下列参数
第九步：后工序加工
以上对应教科书的3.1节
版图设计师
通晓基础电学概念、工艺限制及特性 对版图规则拥有良好的相像和直觉的能力 能够学习和使用各种各样的CAD工具
绘制反相器版图
版图编辑工具使用
OK！！！
器件加工工艺流程
画N阱 画扩散区 画多晶硅 画接触孔contact 画金属1
VDD 3.3V
Cout 150fF
(W L
)n
6
(W L
)p
8
1
Rp
822.9
p(VDDVTp)
tr2.2R pC out271.55ps
Rnn(VDD 1VTn)427.35 tf 2.2RnC out 141ps
fmax
tr
1 tf
2.42109Hz
晶体管级电路设计
建议用orcad（spice）（PC版） 与cadence软件较相似
3.2 绘图层
版图设计师所需绘制版图的分层数目已经减小 到制版工艺所要求的最小数目，这种最小数目 的层称为绘图层。
IC版图设计报告
数字集成电路设计实验报告组长：李金玮14061114组员：陈久春14045101黄思佳14045102孔燕婷14045103王雨嫣14045104杨阳14045105张淼140451062016.11.10一．设计目的：1.通过本次实验，熟悉Cadence 软件的特点并掌握其使用流程和设计方法；2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则；3.掌握数字电路的基本单元CMOS 的版图，并利用CMOS 的版图设计简单的门电路，然后对其进行基本的DRC 检查；4. 掌握BC F +A =的掩模板设计与绘制。
二．设计原理：1、版图设计的目标：版图 （layout ） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。
其设计目标有以下三方面：① 满足电路功能、性能指标、质量要求；② 尽可能节省面积，以提高集成度，降低成本；③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。
2、版图设计的内容：①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W 、L ）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。
④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。
⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。
⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。
IC设计工具原理讲义(PPT 45张)
9
EDA概述
CADENCE
• EDA发展概况：
（1）20世纪60、70年代出现计算机辅助设计（CAD） （2）随后出现CAE、CAM、CAT、CAQ。 （3）20世纪80年代，初级的具有自动化功能的EDA出现。 （4）20世纪90年代，EDA技术渗透到电子设计和集成电 路设计各个领域，形成了区别于传统设计的整套设计思 想和方法。 （5）当前，深亚微米工艺和SoC设计对EDA技术提出更 高更苛刻的要求。
12
EDA概述
CADENCE
• EDA主要供应商：
VHDL仿真 行为综合 逻辑综合 可测性设计 低功耗设计 布局布线 Cadence Vantage Synopsys
Synopsys Alta
Synopsys
Compass Mentor Graphics
Synopsys Sunrise Compass Synopsys Epic Cadence Avant! Mentor Graphics Synopsys Cadence Compass IKOS Vantage
37
Analog Simulation
CADENCE
• 选择信号输出
Select :Output-To Be Plotted-Select On Schematic
38
Analog Simulation
CADENCE
• 提取网表
39
Analog Simulation
CADENCE
• 运行仿真
Select Simulation-Run or Select the Run icon on the right side of the simulation window
20
EDA概述
CADENCE
• EDA发展概况：
（1）20世纪60、70年代出现计算机辅助设计（CAD） （2）随后出现CAE、CAM、CAT、CAQ。 （3）20世纪80年代，初级的具有自动化功能的EDA出现。 （4）20世纪90年代，EDA技术渗透到电子设计和集成电 路设计各个领域，形成了区别于传统设计的整套设计思 想和方法。 （5）当前，深亚微米工艺和SoC设计对EDA技术提出更 高更苛刻的要求。
12
EDA概述
CADENCE
• EDA主要供应商：
VHDL仿真 行为综合 逻辑综合 可测性设计 低功耗设计 布局布线 Cadence Vantage Synopsys
Synopsys Alta
Synopsys
Compass Mentor Graphics
Synopsys Sunrise Compass Synopsys Epic Cadence Avant! Mentor Graphics Synopsys Cadence Compass IKOS Vantage
37
Analog Simulation
CADENCE
• 选择信号输出
Select :Output-To Be Plotted-Select On Schematic
38
Analog Simulation
CADENCE
• 提取网表
39
Analog Simulation
CADENCE
• 运行仿真
Select Simulation-Run or Select the Run icon on the right side of the simulation window
20
集成电路版图设计基础第3章：数字IC版图
school of phye basics of ic layout design 12
设计过程 - 验证电路逻辑
设计输入:HDL 设计输入:HDL – VHDL 五大元素之"library & package" 五大元素之"library 库声明结构: library library_name; use library_name.package_name.all; 由于STD_LOGIC,signed等数据类型不属于VHDL标准库,所 由于STD_LOGIC,signed等数据类型不属于VHDL标准库,所 以使用时要予以以下声明: library IEEE; use IEEE.Std_Logic_1164.all; use IEEE.Std_Logic_Arith.all;
school of phye
basics of ic layout design
ቤተ መጻሕፍቲ ባይዱ
8
设计过程 - 验证电路逻辑
设计输入:HDL 设计输入:HDL – VHDL,Verilog HDL VHDL和 VHDL和Verilog HDL有很多的共同点,如硬件描述与实现工 HDL有很多的共同点,如硬件描述与实现工 艺无关,能形式化地抽象表示电路的行为和结构,具有电路仿真 与验证机制以保证设计的正确性等. 目前,国内外设计者使用Verilog和VHDL的情况: 目前,国内外设计者使用Verilog和VHDL的情况: 美国:Verilog: 美国:Verilog: 60%, VHDL: 40% 台湾:Verilog: 台湾:Verilog: 50%, VHDL: 50% 大陆:大学, 大陆:大学,公司
school of phye basics of ic layout design 11
设计过程 - 验证电路逻辑
设计输入:HDL 设计输入:HDL – VHDL 五大元素之"library & package" 五大元素之"library 库声明结构: library library_name; use library_name.package_name.all; 由于STD_LOGIC,signed等数据类型不属于VHDL标准库,所 由于STD_LOGIC,signed等数据类型不属于VHDL标准库,所 以使用时要予以以下声明: library IEEE; use IEEE.Std_Logic_1164.all; use IEEE.Std_Logic_Arith.all;
school of phye
basics of ic layout design
ቤተ መጻሕፍቲ ባይዱ
8
设计过程 - 验证电路逻辑
设计输入:HDL 设计输入:HDL – VHDL,Verilog HDL VHDL和 VHDL和Verilog HDL有很多的共同点,如硬件描述与实现工 HDL有很多的共同点,如硬件描述与实现工 艺无关,能形式化地抽象表示电路的行为和结构,具有电路仿真 与验证机制以保证设计的正确性等. 目前,国内外设计者使用Verilog和VHDL的情况: 目前,国内外设计者使用Verilog和VHDL的情况: 美国:Verilog: 美国:Verilog: 60%, VHDL: 40% 台湾:Verilog: 台湾:Verilog: 50%, VHDL: 50% 大陆:大学, 大陆:大学,公司
school of phye basics of ic layout design 11
集成电路设计3-版图设计-PPT精选文档
（2）扩散电阻 在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。 N+扩散电阻 P+扩散电阻 N+ 接电源 PN结反 型隔离
P型衬底
P+接地 PN结反 型隔离
P型衬底
N阱
2
• 电阻：具有稳定的导电能力（半导体、导体）；
• 芯片上的电阻：薄膜电阻；
宽度：微米 薄膜电阻
厚度：百纳米 硅片
2019/3/9 6
集成电路课程设计
余隽， Tel: 84706184，junyu@
电阻的版图设计 • 能与CMOS工艺兼容的电阻主要有四种：
• 金属-扩散区 • 多晶硅-扩散区 • PN结电容 • MOS电容:多晶硅栅极与沟道（源/漏极）
2019/3/9 14
集成电路课程设计
余隽， Tel: 84706184，junyu@
平板电容
辅助标志层： cap_dum
比例电容的版图结构
P型衬底
C2=8C1
CMOS基本工艺中的层次
导体：各金属层； 半导体： 多晶硅、 N+掺杂区、 P+掺杂区、阱区； 绝缘介质： 各介质层（氧化硅，氮化硅）； 版图设计：充分利用各层特性来设计真实的元器件。
N阱
P型衬底
2019/3/9 5
集成电路课程设计
余隽， Tel: 84706184，junyu@
2019/3/9 10
集成电路课程设计
余隽， Tel: 84706184，junyu@
电阻版图设计
• 比例电阻的版图结构 需5K,10K,15K电阻，采用5K单位电阻： • 对称设计
电路版图设计和规则
第三章集成电路版图设计每一个电路都可以做的很完美,对应的版图也可以画的很艺术，需要的是耐心和细心，当然这需要知识，至少我这么认为。
3.1认识设计规则（design rule）什么是设计规则？根据实际工艺水平(包括光刻精度、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。
芯片上每个器件以及互连线都占有有限的面积。
它们的几何图形形状由电路设计者来确定。
（从图形如何精确地光刻到芯片上出发，可以确定一些对几何图形的最小尺寸限制规则，这些规则被称为设计规则）制定设计规则的目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。
设计规则中的主要内容：Design Rule通常包括相同层和不同层之间的下列规定：最小线宽Minimum Width最小间距Minimum Spacing最小延伸Minimum Extension最小包围Minimum Enclosure最小覆盖Minimum Overlay集成电路版图设计规则通常由集成电路生产线给出，版图设计者必须严格遵守！！！3.2模拟集成电路版图设计中遵从的法则3.2.1电容的匹配对于IC layout工程师来说正确地构造电容能够达到其它任何集成元件所不能达到的匹配程度。
下面是一些IC版图设计中电容匹配的重要规则。
1）遵循三个匹配原则：它们应该具有相同方向、相同的电容类型以及尽可能的靠近。
这些规则能够有效的减少工艺误差以确保模拟器件的功能。
2）使用单位电容来构造需要匹配的电容，所有需要匹配的电容都应该使用这些单位电容来组成，并且这些电容应该被并联，而不是串联。
3）使用正方块电容，并且四个角最好能够切成45度角。
周长变化是导致不匹配的最主要的随机因素，周长和面积的比值越小，就越容易达到高精度的匹配。
第三章 基本IC单元版图设计
电流 10 1 2 3 4 5 80 6 7 8
4
基本IC单元版图设计 – 电阻
方块/薄层电阻： - 设计/工艺/规则手册： 薄层电阻（率）ρ - 对于薄层电阻，同一种材料层，不同制造商的数值会有所不同，其中一 个可能的原因是厚度的不同。 - 用“四探针测试”法探测每方欧姆数值（R=V/I）。 - ic中典型的电阻值： poly栅： 2~3欧姆/方 metal层： 20~100毫欧姆/方（小电阻；良导体）
9
基本IC单元版图设计 – 电阻
多晶硅电阻公式：改变体材料
metal contact
oxide poly
body
substrate
head
top view
cross sectional view
10
基本IC单元版图设计 – 电阻
实际电阻分析： - 在CAD画图中做出来的电阻器经常是明显地小于或者大于你所画的， 被称为δ 项，需要在公式里对该项进行补偿。 - 接触区误差： 接触孔刻蚀的时候，得到的实际接触孔尺寸和宽度产生了误差，我们 称之为宽度的δ（也称为公差、误差、变化量、尺寸变化、溢出或者 变化）。δ可正可负，即过加工或者欠加工。宽度、长度变化分别用 δW和δ L表示。如假设W是4um，而δW是0.06um，这表明实际的宽度最 大是4.06um ，最小是3.94um ，大小取决于δ表示的是过加工还是欠加工。 - “体区误差” 和“头区误差”同样也需考虑。电阻公式改写为： R = [(Lb +δ Lb )/(Wb +δ Wb )] ρb + 2[(Lh +δ Lh )/(Wh +δ Wh )] ρ h + 2 [Rc/(Wc+δWc)]
版图第三章
一、电过应力1.ESD静电泄放（简称ESD，electrostaticdischarge ）是由静电引起的一种电过应力形式，在版图设计时，一般对易损的焊盘增加特殊的保护结构来使ESD失效降至最低。
ESD是芯片制造和使用过程中最易造成芯片损坏的因素之一。
ESD产生的主要途径人体接触：带静电的人手触摸芯片机器接触：制造过程中，与机器接触自产生电荷：已封装芯片在组合或运输过程中产生电荷人体在某种环境中可以存放1.5KV~2KV的静电压，这样高的电压可产生1.3A的峰值电流，如果施以未保护的芯片的PAD上，将有可能击穿MOSFET的源漏通道或多晶硅栅。
常规IC一般要求可以承受2KV的静态电压，某些特殊IC要求承受20KV HBM的静电电压。
电压引起的破坏：介质击穿：击穿典型MOSFET的栅介质，导致栅和衬底短路。
结击穿：如果管脚连接着扩散区，那么在栅氧化层击穿之前还可能发生雪崩击穿电流引起的破坏：—薄膜层发生破裂—极大的电流密度可使金属连线移动并穿过接触，使PN结短路在集成电路版图设计中，所有的易损管脚必须有与PAD连接的ESD保护结构。
—只与MOS的栅或淀积电容电极连接的管脚极易受ESD损坏，所以在芯片的I/O PAD需特别注意ESD保护—连接到相对小扩散区的关键也容易出现ESD诱发的结损害，版图设计者一般会给这些管脚都增加ESD保护器件。
—一些特殊的管脚可以抗ESD，因此可以不加防护。
典型的功率管的管脚会与大的扩散区连接，这类管脚可以不加ESD保护电路。
2.电迁移：集成电路中电迁移是由极高的电流密度引起的缓慢的损耗现象，移动的载流子对静止的金属原子的影响引起了金属的逐渐移位。
铝的电流密度接近5X105A/cm2时，电迁移现象变得很明显。
由于金属层厚度很薄，所以在亚微米工艺中最小线宽的金属在几毫安的电流下就会出现电迁移。
电迁移引起金属原子逐渐移出，形成空隙，这使得连线的有效横截面积减小引起连线剩余部分的电流密度增大，电迁移现象更加明显并逐渐结合，最终切断连线，导致断路。
IC模拟版图课程设计
IC模拟版图课程设计一、课程目标知识目标：1. 学生能理解IC版图的基本概念，掌握版图设计的基本原理。
2. 学生能够运用所学知识，进行简单的IC模拟版图设计。
3. 学生了解版图中常见的电路元件及其符号，掌握其连接方式和布局规则。
技能目标：1. 学生能够运用专业软件进行IC模拟版图的设计与绘制。
2. 学生掌握版图设计中常见的调试方法，具备分析和解决问题的能力。
3. 学生通过实际操作，提高团队协作能力和沟通能力。
情感态度价值观目标：1. 学生培养对电子科技的兴趣，增强对IC行业的认知。
2. 学生在实践过程中，树立正确的工程观念，注重细节，追求精益求精。
3. 学生通过课程学习，培养良好的学习习惯和团队合作精神。
课程性质：本课程为实践性较强的课程，结合理论教学，使学生能够将所学知识应用于实际操作中。
学生特点：学生具备一定的电子基础知识，对IC设计有一定了解，但对版图设计较为陌生。
教学要求：教师应注重理论与实践相结合，以学生为中心，引导他们主动探究、积极实践，提高学生的动手能力和创新能力。
在教学过程中，关注学生的个体差异，提供有针对性的指导。
通过课程学习，使学生达到上述设定的知识、技能和情感态度价值观目标。
二、教学内容1. 版图设计基础理论：- 版图基本概念、版图设计流程及规范。
- 版图中常见的电路元件、符号及其连接方式。
- 版图布局规则及注意事项。
2. 版图设计实践操作：- 使用专业软件进行版图设计的基本操作。
- 简单IC模拟版图的设计与绘制。
- 版图设计中常见问题的调试与解决。
3. 教学案例分析：- 分析典型IC模拟版图案例，了解版图设计的实际应用。
- 学习优秀版图设计技巧，提高自身设计水平。
教学内容安排与进度：第一周：版图设计基础理论、软件操作介绍。
第二周：版图中常见电路元件及其连接方式、布局规则。
第三周：实际操作练习，进行简单IC模拟版图设计。
第四周：版图设计案例分析，总结经验，提高设计能力。
教材章节及内容：第一章：版图设计基础1.1 版图基本概念1.2 版图设计流程及规范1.3 版图中常见的电路元件及符号第二章：版图设计实践2.1 专业软件操作2.2 简单IC模拟版图设计2.3 版图调试与问题解决第三章：教学案例分析3.1 典型IC模拟版图案例3.2 优秀版图设计技巧教学内容确保科学性和系统性，结合实际教学需求，注重理论与实践相结合，使学生能够循序渐进地掌握版图设计相关知识。
苏州职业大学IC版图设计实训
目录目录 (1)第一章绪论 (1)1.1 版图设计 (1)1.1.1设计流程 (1)1.1.2设计步骤 (1)1.1.3 设计规则及验证 (1)1.2 标准单元版图设计 (2)1.2.1标准单元版图设计简介及历史 (2)1.2.2标准单元版图设计的意义 (2)第二章触发器介绍 (4)2.1 触发器简介 (4)2.2 主从D触发器的工作原理 (4)第三章0.35um工艺主从D触发器的设计 (6)3.1主从D触发器电路图的设计步骤及电路图 (6)3.1.1 设计步骤 (6)3.1.2 电路图 (6)3.2主从D触发器版图的设计步骤及电路图 (7)3.2.1 设计步骤 (7)3.2.2 版图 (7)3.3 DRC和LVS验证方法和结果 (8)第四章CMOS SRAM 单元介绍 (9)4.1 CMOS SRAM单元介绍 (9)4.1.1 CMOS SRAM单元原理 (9)4.1.2 CMOS SRAM单元的工作原理 (9)4.1.3 CMOS SRAM 单元的设计方法 (9)4.2 单个CMOS SRAM电路原理图 (10)第五章CMOS SRAM单元0.35um工艺版图设计 (12)5.1 单个CMOS SRAM 单元 (12)5.1.1单个CMOS SRAM 单元的设计步骤及电路图 (12)5.1.2 单个CMOS SRAM 单元的版图 (13)5.2 DRC和LVS验证方法和结果 (14)5.3 2位×8位CMOS SRAM阵列版图的设计步骤及DRC验证 (15)心得体会 (16)参考文献 (17)第一章绪论1.1 版图设计版图设计是一组相互套合的图形，各层版图相应不同的工艺步骤，每层版图用不同的图案来表示，版图与所制备的工艺密切相关。
1.1.1设计流程版图设计是创建工程制图的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。
1.1.2设计步骤具体设计步骤如下：系统设计，逻辑设计，电路图设计，版图设计，版图后仿真验证。
集成电路模拟版图设计基础106页PPT
第四部分：版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一. UNIX操作系统
UNIX命令 man date cal banner bc passwd who
who am i
clear
举例 man date
date cal 2012 banner “ABCD”
bc passwd
who
who am i
clear
解释 获取命令的帮助信息
查看当前日期 查看日历 显示大字 计算器 修改密码
ls -a abc(所有类型文 件)
ls -d * (不进子目录) cat file1.c more file1.c cp file1 file2 mv call.test call.list rm call.list
解释 显示当前目录 改变目录 进入根目录 创建目录 删除空目录 删除目录及其内容
显示目录内容
3 系统级启动命令
命令
规模
swb
s
msfb
l
icfb
xl
功能
Pcb 设计
混合型号IC 设计 前端到后端 大多数工具
CMOS反相器电路图
图 选择新建库文件
CMOS反相器电路图
图 新建库文件对话框
CMOS反相器电路图
图 选择库文件管理器
CMOS反相器电路图
图 库文件管理器对话框
CMOS反相器电路图
则中的最小宽度。该值由光刻和工艺水平决定。
0.5um工艺
版图设计规则
(2) 最小间距 在同一层掩模（版图）上，图形之间的间隔必须大于或等
于设计规则中的最小间距。
版图设计规则
(3) 最小包围 例如，N阱、N+离子注入和P+离子注入包围有源区应该有
足够的余量，以确保即使出现光刻套准偏差时，器件有源区始 终在N阱、N+离子和P+离子注入区范围内 。
显示文本文件内容 一次一屏显示文本文件内容 拷贝文件 移动(重命名)文件 删除文件
二. LINUX操作系统
UNIX虽然是一个安全、稳定且功能强大的操作系统，对运 行平台要求很高，只能在工作站或小型机上才能发挥全部功 能，并且价格昂贵，对普通用户来说是可望而不可及的，这 为后来Linux的崛起提供了机会。 Linux是一套免费使用和自由传播的类UNIX操作系统，它主 要用于基于Intel x86系列CPU的计算机上，其目的是建立不 受任何商品化软件的版权制约的、全世界都能自由使用的 UNIX兼容产品。 Linux以它的高效性和灵活性著称。它能够在个人计算机上 实现全部的UNIX特性，具有多任务、多用户的能力。Linux 之所以受到广大计算机爱好者的喜爱，主要原因有两个，一 是它属于自由软件，用户不用支付任何费用就可以获得它和 它的源代码，并且可以根据自己的需要对它进行必要的修改 和无约束地继续传播。二是它具有UNIX的全部功能，任何使 用UNIX操作系统或想要学习UNIX操作系统的人都可以从 Linux中获益。
2. Cadence软件包含的工具有： (1) Verilog HDL仿真工具 (2) 电路设计工具Composer (3) 电路模拟工具Analog Aritist (4) 版图设计工具Virtuoso Layout Editor (5) 版图验证工具Dracula 和 Diva (6) 自动布局布线工具
Copy
Pin
Delete
Command Options
Undo
Repeat
图 电路编辑窗图标栏
CMOS反相器电路图
应用实例：CMOS反相器的电路图
图 Add Instance对话框
CMOS反相器电路图
应用实例：CMOS反相器的电路图
图 选择库文件对话框
在Sample库和AnalogLib库中包含MOS管符号。 PMOS管
NMOS管：
CMOS反相器电路图
应用实例：CMOS反相器的电路图
图 CMOS反相器的器件 图 CMOS反相器的连线
CMOS反相器电路图
应用实例：CMOS反相器的电路图
图 添加引脚
CMOS反相器电路图
应用实例：CMOS反相器的电路图
图 编辑器件属性
CMOS反相器电路图
应用实例：CMOS反相器的电路图
为了保证接触孔位于多晶硅或有源区内，应使多晶硅或有 源区和金属对接触孔四周要保持一定的覆盖。
(4)最小延伸 某些图形重叠于其他图形之上 时，不能仅仅到达边缘为
三. 虚拟机
使用虚拟机具有以下优点： 1.可以安装各种演示环境，便于做各种例子； 2.保证主机的快速运行，减少不必要的垃圾安装程序，偶尔使
用的程序或者测试用的程序可在虚拟机上运行； 3.避免每次重新安装，不经常使用而且要求保密比较好的软件，
可以单独在一个虚拟环境下面运行； 4.想测试一下不熟悉的应用程序，在虚拟机中随便安装和彻底
第三章 操作系统与 Cadence软件
主要内容
一. UNIX操作系统 二. Linux操作系统 三. 虚拟机 四. Cadence软件
一. UNIX操作系统
Cadence软件的主要运行环境是UNIX操作系统。UNIX是一个 分时、多用户、多任务、具有网络通信功能和可移植性强的 操作系统。UNIX于1969年在Bell实验室诞生，今天的UNIX 已广泛移植在微型计算机、小型计算机、工作站、大型计算 机和巨型计算机上，成为应用最广、影响最大的操作系统。 UNIX具有多用户、多任务、并行处理能力、管道、安全保 护机制、功能强大Shell、强大网络支持、稳定性好等特点， 其系统源代码利用C语言写成，可移植性强，可运行在多种 硬件平台上。 UNIX以其简洁高效和可移植性好等特性吸引了许多用户开 发者和公司的注意，到现在已形成多个流派，主要包括：1. SCO UNIX， 主要运行于PC兼容机；2. Digital UNIX，主 要运行于Dec Alpha机；3. Solaries，主要运行于Sun小型 机工作站；4. AIX，主要运行于IBM机；5. HPUX，主要运 行于HP小型机工作站；6. Linux，可运行于各种机器。
图 选择新建单元
CMOS反相器电路图
图 新建单元对话框
CMOS反相器电路图
图 电路图编辑窗
CMOS反相器电路图
Check and Save Save
Property Instance
Zoom in By 2 Zoom out By 2
Wire(Narrow) Wire(Wide)
Strech
Wire Name
3. Cadence软件的启动 2) PC机
① 先进入系统（可能也需要输入用户名和密码） ② 进入Terminal窗 方法1：单击鼠标右键＝＞选New Terminal
方法2:点击红帽子符号＝＞ 上拉菜单，选System Tools ＝＞ Termimal
③ 提示符后输入icfb & ＝＞按＜Enter＞键。 3）PC机上系统退出方法: 点击红帽子符号＝＞上拉菜单，选Log Out→Shut Down→OK
四. Cadence软件
3. Cadence软件的启动 1) UNIX系统（工作站）
① 开机＝＞显示:Please enter your name，输入用户名＝＞按 ＜Enter＞键＝＞显示：Please enter your password，输入密码 ＝＞按＜Enter＞键。 ② 按鼠标右键，选Tools →Terminal，进入Terminal窗。 ③ 在提示符后，输入icfb & ＝＞按＜Enter＞键＝＞出现 CIW(Command Interpreter Window)。
Cadence软件是按照库（Library）、单元（Cell）和视 图（View）的层次实现对文件的管理。
库文件是一组单元的集合，包含着各个单元的不同视图。 单元是构造芯片或逻辑结构的最低层次的结构单元，例如 反相器、运放、正弦波发生器等。
视图位于单元层次下，包括电路图（Schematic）、版图 （Layout）和符号（Symbol）等。
二. LINUX操作系统
Linux系统的主要特点包括： 开放性：指系统遵循世界标准规范； 多用户：指系统资源可以被不同用户使用，每个用户对自己的
资源（例如：文件、设备）有特定的权限，互不影响； 多任务：指计算机同时执行多个程序，而且各个程序的运行互
相独立； 良好的用户界面：Linux向用户提供了两种界面：用户界面和
二、LINUX操作系统
Linux是具有设备独立性的操作系统，它的内核具有高度适 应能力；丰富的网络功能：完善的内置网络是Linux一大特 点；可靠的安全系统：Linux采取了许多安全技术措施，包 括对读、写控制、带保护的子系统、审计跟踪、核心授权等， 这为网络多用户环境中的用户提供了必要的安全保障；良好 的可移植性：是指将操作系统从一个平台转移到另一个平台 使它仍然能按其自身的方式运行的能力。 Linux是一种可移植的操作系统，能够在从微型计算机到大 型计算机的任何环境中和任何平台上运行。
在Cadence软件里，库文件包括设计库和技术库。设计库 是针对用户而言的，不同的用户可以有不同的设计库；而 技术库是针对集成电路制造工艺而言的，不同特征尺寸工 艺、不同芯片制造厂商的技术库是不同的。为了能够完成 集成电路芯片制造，用户的设计库必须和某个工艺库相关 联。
Cadence系统启动 1 前端启动命令
命令
规模
icde
s
icds
s
icms
m
icca
xl
功能
基本数字模拟设 计输入 icde 加数字设计 环境 前端模拟、混合、 微波设计 前端设计加布局 规划
2 版图工具启动命令
命令
规模 功能
layout
s
layoutPlus m
基本版图设计（具 有交互 DRC 功能）
基本版图设计（具 有自动化设计工具 和交互验证工具）