DELL上电时序

T200>5ms;T204>10ms;T214>99ms
G3 to S5 or in S4/S5 sequence
START
0 0 1
A C _ IN #
1
V S U S _ O N -> 0 P M _ R S M R S T # -> 0
V SU S_O N
V S U S _ O N -> 1 D e la y 5 m s
G1/S3
Suspend-To-RAM(STR): The system context is maintained in system DRAM, but power is shut off to non-critical. Memory is retained, and refreshes continue. All clocks stop execpt RTC clock.
end
end
0
W a it V S U S _ G D = 1
1
P M _ P W R B T N # -> 1 D e la y 2 0 m s P M _ R S M R S T # -> 1
end
Timing Diagram
S4/S5 to S0 Sequence
Timing Diagram
G2 (S5) Soft Off
G1 Sleeping
4. G0 - Global Working State
Full running CPU States C0 , C1 , C2 , C3
State/Substates
Legacy Name/Description
G0/S0/C0

Page 7
时序
在+V1.5S电压稳定之后,U9(TPS51124)会发出V1.5S_PG,这个 电是用来开启+VCCP的.从下图可以看出,只有左下角的电压都 正常,才能发出PWR_GOOD_3,图左上角显然也是调 PWR_GOOD_3和PWR_GOOD_KBC之间时序的,D1003在这 里的作用是在POW_GOOD_3关电时将它的电快速放掉,防止 U2误动作.
Page 10
时序
如下图所示,在SB_3S_VRMPWRGD(VRM Power Good)和 PM_PWROK (Power ok)电压high起来1ms后,SB才会发出 PLT_RST# (Platform reset).在这1ms内PLT_RST#为低,而正是 由于这1ms的低有效,系统才识别到PLT_RST#.该信号会对 SIO,FWH,LAN,G(MCH),IDE,TPM等进行reset的动作.也就是说 如果该信号异常,这些device都没办法被激活.该信号发出后立刻 就会发出PCI_3S_RST#,可以当做是作用相似的第二次reset.
Page 12
S0~S5~S0时序表
下图是SB的S0~S5~S0时序表,里面所有信号的特性和定义在 ICH7的Datasheet里面都有很详细的描述,这里就不多说了. 这个时序表对于“系统不能休眠”和“系统休眠后不能唤醒”的主板 非常有用(对于不能开机和系统自动开关机的主板也同样有效). 分析的时候,只需要找出哪个信号异常,就可以找到问题点,当然, 还有一种特殊的情况,就是有两个(或多个)信号时序出现了问题, 这种情况在主板设计的初期可能会遇到,实际运用中导致这种现 象的情况以SB不良居多,当然,首先应该排除BIOS的可能,因为 其中有些的信号时序在BIOS是可调的,这点在设计初期也常被 运用来解决一些问题,简单经济实用.

SB-CLOCK
+VCC_RTC经过三个电阻输入给南桥,则输出RTC-X1,RTC_X2给晶振 X2000产生32.768KHz的频率
反馈给南桥
RTC_RST:复位C-MOS信息.
返回南桥
PM_PWRBTN#
按下SW5605,则PWR_SW# 瞬间拉低
+3VA_EC经过电阻到PWR_SW#,给 PWR_SW#一个高电平
返回
附:比较器
比较器工作原理: 正极 负极 1:当正极大于负极时,输出电 压VCC OUT就等于输入电压VCC IN 2当正极小于负极电压时,输出 电压VCC OUT就等于接地GND + > - VCC OUT=VCC IN GND + < - VCC OUT=GND 比较器一般用于电路中都是固定正 极(或负极)电压电压,利用VCC OUT 来控制负极(或正极)电压
ALL_SYSTEM_PWRGD
二极管在这里的作用:保护SUS_PWRGD,当其他PWRGD有 问题时不会拉低SUS_PWRGD,因为只有SUS_PWRGD工作 正常后南桥才能工作,来开启其他电压
这时VRM_PWRGD还没有 产生
PWR_OK_VGA 由显卡接口发出
这里是个保护电路，上面四个PWRGD为高电平，才会有ALL_SYSTEM_PWR. 发送到EC
放大点击
FORCE_OFF#
与门工作原理:只要有输 入低电平则输出为低电平, 如果PWRGD有问题输出 低电平,则FORCE_OFF# 拉低,则会关机. FOREC_OFF点击
附:High-Low Side
原理:芯片先给High Side的栅极一个高电平,使其打开电压下来,同时给Low Side的 栅极一个低电平使其关闭,产生电压经过电感给电容充电,当电压过高时,则HighLow Side相反工作使电压拉低,维持一个稳定的电压输出. 特点:提高电流,稳定电压 返回

一、引言ATX3.0标准是一种电源管理规范，它规定了计算机的上电放电时序，以保证计算机硬件的正常运转和保护。

本文将详细介绍ATX3.0标准下的上电放电时序，以便读者更好地了解计算机硬件的工作原理。

二、ATX3.0标准概述1. ATX3.0标准是由英特尔公司制定的，它取代了旧版的ATX2.0标准，为计算机硬件的电源管理提供了更加严谨的规定。

2. ATX3.0标准规定了计算机电源的输出电压范围、稳定性要求、上电放电时序等重要参数。

3. 上电放电时序是指计算机电源上电和断电的时间顺序，它对于计算机硬件的正常运转和保护至关重要。

三、上电时序1. 上电时序是指计算机电源在接通电源后，各种电压输出的时间顺序。

2. 根据ATX3.0标准，上电时序应包括以下几个关键步骤：(1) 5VSB上电：在主电源接通后，计算机电源的5VSB线路应首先提供稳定的待机电压，以供主板和其他设备的待机模式使用。

(2) PW_ON信号响应：计算机主板上的PW_ON信号由主机电源按键触发，触发后，主板应向电源发送启动信号。

(3) 主电压输出：在接收到启动信号后，计算机电源应输出各种主要电压（如+12V、+5V等），以供主板和其他设备正常工作。

四、放电时序1. 放电时序是指计算机电源在断开电源后，各种电压输出的时间顺序。

2. 根据ATX3.0标准，放电时序应包括以下几个关键步骤：(1) 主电压输出关闭：在主电源断开后，计算机电源应先关闭各种主要电压的输出。

(2) 5VSB放电：在主电源断开后，计算机电源应在一定时间内将5VSB线路的电压降至安全范围内，以避免对主板和其他设备的损害。

(3) 所有输出关闭：在放电完毕后，计算机电源应确保所有电压输出均已关闭，以保证计算机设备的安全。

五、ATX3.0标准的改进1. 相较于旧版的ATX2.0标准，ATX3.0标准在上电放电时序方面做出了以下改进：(1) 5VSB线路的待机电压更加稳定，能够更好地支持待机模式。