实验一组合逻辑电路

《数字逻辑》实验组合逻辑电路实验组合逻辑电路实验一一、实验目的1、熟悉半加器、全加器的实验原理，学习电路的连接；2、了解基本74LS系列器件（74LS04、00、32）的性能；3、对实验结果进行分析，得到更为优化的实验方案。

二、实验内容1、按照实验原理图连接电路。

2、实验仪器：74LS系列的芯片、导线。

实验箱内的左侧提供了插放芯片的地方，右侧有控制运行方式的开关KC0、KC1及KC2。

其中KC1用来选择实验序号。

序号为0时，手动进行。

自动运行时按加、减选择所做实验的序号。

试验箱内有分别用于手动和自动实验的输入的控制开关Kn和Sn。

3、三、实验原理实验原理图如下：四、实验结果及分析1、将实验结果填入表1-11-1 表2、实验结果分析由实验结果可得半加和：Hi=Ai⊕Bi 进位：Ci=AiBi则直接可以用异或门和与门来实现半加器，减少门的个数和级数，提高实验效率。

实验二全加器一、实验目的1、掌握全加器的实验原理，用简单的与、或非门来实现全加器的功能。

2、分析实验结果，得到全加器的全加和和进位的逻辑表达式，根据表达式用78LS138和与、或、非门来实现全加器。

二、实验内容同半加器的实验，先采用手动方式，再用自动方式。

用自动方式时选实验序号2。

三、实验原理四、实验结果及其分析表1-2 2、实验结果分析从表1-2中的实验结果可以得到：Si=AiBiCi?1+AiBiCi?1+AiBiCi-1=Ai?Bi?Ci-1Ci=AiBi+AiCi-1+BiCi-1故Si=?m(1,2,4,7) Ci=?m(3,5,6,7)因此可用三—八译码器74LS138和与非门实现全加器，逻辑电路图如下：实验三三—八译码器与八—三编码器一、实验目的1、进一步了解译码器与编码器的工作原理，理解译码和编码是相反的过程。

2、在连接电路时，注意译码器74LS138和编码器74LS148使能端的有效级，知道两者的区别。

3、通过实验理解74LS148是优先权编码器。

第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。

二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。

其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。

通过这些逻辑门可以实现各种组合逻辑功能。

三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。

四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。

2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。

3. 搭建实验电路根据逻辑电路图，搭建实验电路。

将各个逻辑门按照电路图连接，并确保连接正确。

4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。

五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。

（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。

东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年 10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。

其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。

2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。

注意，四输入不能有输入端悬空。

3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。

当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。

4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。

它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。

5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

z实验内容：实验一 基于小规模（SSI）基本门电路的组合逻辑电路设计一、实验目的（1）掌握基于小规模（SSI）基本门电路的组合逻辑电路设计的基本方法；（2）用实验验证所设计电路的逻辑功能。

二、实验内容（1）设计一个裁判电路，如举重比赛有三个裁判，一个主裁判，两个副裁判。

试举是否成功的判决，由每个裁判按下一个自己面前的按钮来决定，只要两个以上的裁判（其中必需包含主裁判）判明成功，表示成功的灯才亮，请设计这个电路。

（2）设计一个优先电路，它有A、B和C三个输入信号，且分别由PA、PB和PC输出，同一时间内只能有一信号通过，其优先顺序：A最先，B其次，C最后。

（3）设计一个2线至4线译码电路。

当A0=0，A1=0时，则B0端输出为1，其余B1、B2、B3各端输出为0；当A0=1，A1=0，则B1端输出为1，其余各端为0；其它状态依此类推，其输出控制三态门，以构成一个频率选择电路。

（4）是设计用两只开关同时控制一只楼梯中电灯的逻辑电路。

（5）试用异或门设计一个四位B/G（二进制码转换格雷码）或G/B的变换。

（6）设计一个实现四舍五入的组合电路。

（7）试设计两个一位二进制数A=B、A>B和A<B的比较电路。

（8）设计一个加减器，即在附加变量M控制下，既能做加法运算又能做减法运算的电路。

三、实验仪器与器材（1）仪器：数字电子技术实验箱、三用表、直流稳压电源、双踪示波器；（2）器材：74LS00 （四—2输入与非门）74LS04 （六非门）74LS20 （二—4输入与非门）74LS32 （四—2输入或门）74LS86 （四—2输入与非门）74LS126 （三态门）等等。

实验二 中规模（MSI）常用组合电路及其应用一、实验目的（1）验证几种常用组合逻辑电路的逻辑功能；（2）掌握各种逻辑门的应用。

二、实验内容（1）试用多片8线-3线优先编码器74LS148组成32线-5线优先编码器。

（2）试用多片4线-16线译码器74LS154组成5线-32线译码器。

东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。

其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。

2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。

注意，四输入不能有输入端悬空。

3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。

当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。

4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。

它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。

5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。

其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。

2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。

注意，四输入不能有输入端悬空。

3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。

当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。

4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。

它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。

5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

实验一 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。

2、 掌握组合逻辑电路的静态测试方法。

3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。

4、 理解“毛刺”产生的原因及如何消除其影响。

5、 理解组合逻辑电路的特点。

二、实验的硬件要求：1、 EDA/SOPC 实验箱。

2、 计算机。

三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。

组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。

时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。

通常组合逻辑电路可以用图1.1所示结构来描述。

其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。

输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。

理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。

在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。

设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。

组合电路的基本设计步骤可用图1.2来表示。

3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。

（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。

东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。

其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。

2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。

注意，四输入不能有输入端悬空。

3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。

当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。

4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。

它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。

5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

实验二组合逻辑电路设计【实验目的】1、掌握使用逻辑门设计组合逻辑电路的方法。

2、掌握集成组合逻辑电路的使用和设计方法。

3、掌握电子设计软件Quartus II的使用方法。

【知识要点】【实验内容】题目A：2位二进制乘法器设计输入A1A0和B1B0两路二进制信号，输出为A1A0×B1B0的乘积，通过数码管显示出来。

如A1A0和B1B0为11和10时，显示“6”。

题目B：4人表决电路设计一个4人表决电路，多数通过，用发光二极管表示。

题目C：奇偶校验电路设计一个6位奇偶校验器，当6个输入中有偶数个1时，发光二极管A亮；否则发光二极管B亮。

题目D：大月指示器电路设计一个大月指示器，电路输入表示月份，若该月份天数为31，则发光二极管亮，其它情况发光二极管不亮（注意任意项的处理）。

【实验要求】从实验内容所列的题目中选择一个题目进行设计，设计方法和方案不限。

要求首先进行计算机仿真，实现题目功能。

然后在数字实验系统中完成实际操作。

自行设计测试表格，完成实际电路的测试。

【报告要求】要求在实验报告中写出设计思路和设计过程，需要列真值表。

画出仿真原理图和仿真结果。

列出元器件清单。

写出实验结果及实验总结。

可能用到的芯片（74ls00、74ls04、74ls08、74ls20、74ls32、74ls86、74ls138、74ls47、74ls151）74LS151八选一数据选择器7 4LS04反相器接线图函数式：Y=A’B’C’D0+A’B’CD1+A’BC’D2+A’BCD3+AB’C’D4’+AB’D5’+ABC’D6’+ABCD7真值表：。

东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。

其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。

2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。

注意，四输入不能有输入端悬空。

3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。

当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。

4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。

它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。

5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：工科试验班姓名：学号：实验室: 103 实验组别：同组人员：实验时间：2018年 10月18 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能别各种类型的器件和封装②掌握小规模组合逻辑和函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使方法④学习查找器件资料，通过手册了解。

⑤了解面包板的基本结构、掌握连接电路方法和要求⑥了解实验箱的基本结构，掌握电源、逻辑开关和 LED 电平指示的用法⑦学习基本的数字电路故障检查和排除方法⑧学习 Mulitisim 逻辑化简操作和使用方法⑨学习 ISE 软件操作和使用方法二、实验原理根据实际问题中的逻辑关系列出真值表，写出逻辑表达式，使用与非门、译码器及数据选择器等器件实现。

一般设计步骤为：1) 分析设计要求，列真值表；2) 进行逻辑和必要变换。

得出所需要的最简逻辑表达式；3) 画逻辑图。

三、实验内容必做实验：①数值判别电路a)设计一个组合逻辑电路，它接收一位8421BCD码B3B2B1B0，仅当2 < B3B2B1B0 < 7时输出Y才为1b)设计一个组合逻辑电路，它接收4位2进制数B3B2B1B0，仅当2 < B3B2B1B0 < 7时输出Y才为1答：1.输入输出信号编码：B3为最高位，顺序依次为B3B2B1B0，当8421BCD码数值在2到7之间时，Y=1，否则2.真值表(预习时完成)：3.逻辑化简：化简得到函数逻辑表达式：Y=B2B——1+ B——2B1B0+B2B——0转化成用非门实现Y=B2B1·B2B1B0·B2B04.逻辑电路图：5.硬件连接示意图及实物图：7. 数据分析：实验结果数据与真值表完全一致。

b)答：1.输入输出信号编码：B3为最高位，顺序依次为B3B2B1B1，当四位二进制码数值在2到7之间时，Y=1，否则Y=0。

实验一组合逻辑电路的设计与仿真2.1 实验要求本实验练习在Maxplus II 环境下组合逻辑电路的设计与仿真，共包括5 个子实验，要求如下：节序实验内容要求2.2 三人表决电路实验必做2.3 译码器实验必做2.4 数据选择器实验必做2.5 ‘101’序列检测电路实验必做2.2 三人表决电路实验2.2.1 实验目的1. 熟悉MAXPLUS II 原理图设计、波形仿真流程2. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材《第四章组合逻辑电路》2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。

输入：A、B、C，为’1’时表示同意，为’0’时表示不同意；输出：F，为’0’时表示提案通过，为’1’时表示提案不通过；电路的真值表如下：A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1要求使用基本的与门、或门、非门在MAXPLUS II 环境下完成电路的设计与波形仿真。

2.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_2.gdf。

2. 按照实验要求设计电路，将电路原理图填入下表。

三人表决电路原理图三人表决电路原理图3. 新建一个波形仿真文件，命名为EXP2_2.scf，加入所有输入输出信号，并绘制输入信号A、B、C 的波形（真值表中的每种输入情况均需出现）。

4. 运行仿真器得到输出信号F 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。

三人表决波形仿真图2.3 译码器实验2.3.1 实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。

2.3.2 实验预习要求1. 预习教材《4-2-2 译码器》一节2. 了解本次实验的目的、电路设计要求2.3.3 实验原理译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD 码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。

实验一-组合逻辑电路东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年 10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。

其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。

2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。

注意，四输入不能有输入端悬空。

3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。

当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。

4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。

它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。

5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。