蚀刻简介
- 格式:pdf
- 大小:143.37 KB
- 文档页数:3
蚀刻(Etching)概念简介一. 前言:集成电路(IC)的制造流程,犹如一场精致细密的建筑结构施工,建筑师(Designer & Device Owner)将设计蓝图(LayOut)和施工流程(Process Flow)设计出来,经过工程部门(模块Module)制定施工法则(Setup Process)后,交由施工单位(制造部MFG)来执行建筑工事.空白的硅晶圆就像一块平整的大工地,经过不断的整地(平坦化;离子植入),灌浆混沙填土上钢架(薄膜沉积),再经过砌墙挖坑打洞筑沟(显影&蚀刻)等重复的制程(Process),一层一层堆栈而上,制作成拥有复杂结构和完善功能的集成电路.“晶圆”这块”工地”有多大呢? 这个超现代”工地”的大小尺吋演进,正代表着人类科技突飞猛进的新里程碑.从三吋晶圆到目前的十二吋晶圆,可用面积增加了16倍,在一个process cycle 后,晶粒产出量也提升了数十倍.基本上,一套Process flow约需经过数百个不同步骤(step),耗时一,二个月才得以完成.而模块(Module)工程师的任务就是负责开发(Setup),维护(Maintain)和改良(Improve)各个步骤.而蚀刻模块在这项工事中占有不可或缺的重要角色.本章将针对蚀刻制程作一简略介绍.二. 蚀刻技术概论:集成电路的制造需要在晶圆上做出极细微尺寸的图案(Pattern).而这些图案最主要的形成方式,乃是使用蚀刻(Etching)技术,将微影(Lithography)技术所产生的光阻图形,无论是线(Line),面(EtchBack)或是孔洞(Hole),以化学腐蚀反应(Chemical)的方式,或物理撞击(Physical)的方式,或上述两种方式的综合,忠实无误的移转到薄膜上,以定义出整个集成电路所需的复杂结构.下图是最基本的集成电路制作流程(Process Flow):a. 薄膜沉积(Film Deposition)b. 蚀刻制程(Etching)& 微影制程(Photo Lithography)2-1. 湿蚀刻(Wet Etching)与干蚀刻(Dry Etching):蚀刻方式主要分成湿蚀刻(Wet Etching)与干蚀刻(Dry Etching)两种方式.早期半导体制程是使用湿蚀刻的方法,也就是利用合适的化学溶液,腐蚀所要蚀刻的材质未被光阻覆盖的部分,并在完成蚀刻反应后,由溶液带走腐蚀物。
本文由bshxl1贡献doc文档可能在WAP端浏览体验不佳。
建议您优先选择TXT,或下载源文件到本机查看。
等离子刻蚀简介自 1970 年代以来组件制造首先开始采用等离子刻蚀技术,对于等离子化学新的了解与认知也就蕴育而生。
在现今的集成电路制造过程中,必须精确的控制各种材料尺寸至次微米大小且具有极高的再制性,而由于等离子刻蚀是现今技术中唯一能极有效率地将此工作在高良率下完成,因此等离子刻蚀便成为集成电路制造过程中的主要技术之一。
等离子刻蚀主要应用于集成电路制程中线路图案的定义,通常需搭配光刻胶的使用及微影技术,其中包括了1) 氮化硅(Nitride)蚀刻:应用于定义主动区;2) 多晶硅化物/多晶硅(Polycide/Poly)刻蚀:应用于定义栅极宽度/长度;3) 多晶硅(Poly)刻蚀:应用于定义多晶硅电容及负载用之多晶硅;4) 间隙壁(Spacer)刻蚀:应用于定义 LDD 宽度;5) 接触窗(Contact) 及引线孔(Via)刻蚀:应用于定义接触窗及引线孔的尺寸大小;6) 钨回刻蚀(Etch Back):应用于钨栓塞(W-Plug)的形成;7) 涂布玻璃(SOG)回刻蚀:应用于平坦化制程;8) 金属刻蚀:应用于定义金属线宽及线长;接脚(Bonding Pad)刻蚀等。
9) 影响等离子刻蚀特性好坏的因素包括了:1) 等离子刻蚀系统的型态;2) 等离子刻蚀的参数;3) 前制程相关参数,如光刻胶、待刻蚀薄膜的沉积参数条件、待刻蚀薄膜下层薄膜的型态及表面的平整度等。
何谓等离子体?基本上等离子体是由部份解离的气体及等量的带正、负电荷粒子所组成,其中所含的气体具高度的活性,它是利用外加电场的驱动而形成,并且会产生辉光放电(Glow Discharge) 现象。
刻蚀用的等离子体中,气体的解离程度很低,通常在 10-5-10-1 之间,在一般的等离子体或活性离子反应器中气体的解离程度约为 10-5-10-4,若解离程度到达 10-3-10-1 则属于高密度等离子体。