当前位置：文档之家 › 组成原理6

组成原理6

  • 格式：doc
  • 大小：110.00 KB
  • 文档页数：5

下载文档原格式

  / 5

合集下载

计算机组成原理第六章课件白中英版

计算机组成原理第六章课件白中英版
16÷（4×0.2×10-6）bps＝20×106 bps＝2.5 MB/S
66MHz的Pentium，基本非流水线总线周期
64÷2×66×106 bps＝264 MB/S
66MHz的Pentium，2-1-1-1猝发读周期
32÷5×66×106 B/S＝422.4 MB/S
【例1】(1)某总线在一个总线周期中并行传送4个字 节的数据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHz，则总线带宽是多少?
STROBE*（选通）信号
•输出低有效，才能使打印机接收数据
ACK*（响应）信号
•打印机接收数据结束回送负脉冲响应信号
BUSY（忙状态）信号
•打印机忙于处理接收到的数据，不能接收新的数据
6.3.3 总线数据传送模式
读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送）
演示
每个数据位都需要单独一条传输线。二进制数 “0”或“1”在不同的线上同时进行传送
串行通信
串行通信：将数据分解成二进制位用一条信号 线，一位一位顺序传送的方式
串行通信的优势：用于通信的线路少，因而在 远距离通信时可以极大地降低成本
通信协议（通信规程）：收发双方共同遵守
解决传送速率、信息格式、位同步、字符同步、 数据校验等问题
发送8位数据：59H＝01011001B，偶校验、两个停止位
6.3.1 总线的仲裁
主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 总线仲裁：决定当前控制总线的主设备
•集中仲裁：中央仲裁器负责 •分布仲裁：比较各个主设备仲裁号决定
某一时刻，只能有一个主设备控制总线， 其它设备此时可以作为从设备

计算机组成原理第六章答案

计算机组成原理第六章答案

1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。

如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。

(1)-59/64 (2)27/128 (3)-127/128(4)用小数表示-1(5)用整数表示-1 (6)-127 (7)35 (8)-1282. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。

4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。

5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。

(1)将(-1027)10表示成规格化浮点数；(2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？图2.35 浮点数的表示格式6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。

图2.36 浮点数的表示格式请写出：(1)所能表示的最大正数；(2)所能表示的最小负数；(3)规格化数所能表示的数的范围。

7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。

8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。

9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。

计算机组成原理 第6章 习题课

计算机组成原理 第6章 习题课

第6章习题课1．相对于微程序控制器，硬布线控制器的特点是A．指令执行速度慢，指令功能的修改和扩展容易B．指令执行速度慢，指令功能的修改和扩展难C．指令执行速度快，指令功能的修改和扩展容易D．指令执行速度快，指令功能的修改和扩展难2. 下列寄存器中，汇编语言程序员可见的是A．存储器地址寄存器（MAR）B．程序计数器（PC）C．存储器数据寄存器（MDR）D．指令寄存器（IR）3. 下列选项中，不．会引起指令流水线阻塞的是A．数据旁路（转发）B．数据相关C．条件转移D．资源冲突4.5. 某16位计算机中,带符号整数用补码表示,数据Cache和指令Cache分离。

下表给出了指令系统中部分指令格式,其中Rs和Rd表示寄存器,mem表示存储单元地址,(x)表示寄存器x 或存储单元x的内容。

表指令系统中部分指令格式该计算机采用5段流水方式执行指令,各流水段分别是取指(IF)、译码/读寄存器(ID)、执行/计算有效地址(EX)、访问存储器(M)和结果写回寄存器(WB),流水线采用“按序发射,按序完成”方式,没有采用转发技术处理数据相关,并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。

请回答下列问题。

(1)若int型变量x的值为-513,存放在寄存器Rl中,则执行指令“SHR R1” 后, R1的内容是多少? (用十六进制表示)(2)若某个时间段中,有连续的4条指令进入流水线,在其执行过程中没有发生任何阻塞,则执行这4条指令所需的时钟周期数为多少?(3)若高级语言程序中某赋值语句为x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为[x]、[a]和[b]，该语句对应的指令序列及其在指令流水线中的执行过程如题下图所示。

I1 LOAD R1,[a]I2 LOAD R2,[b]I3 ADD R1, R2I4 STORE R2,[x]则这4条指令执行过程中,I3的ID段和I4的IF段被阻塞的原因各是什么?(4)若高级语言程序中某赋值语句为x=2*x+a, x和a均为unsigned int类型变量,它们的存储单元地址分别表示为[x]、[a],则执行这条语句至少需要多少个时钟周期?要求模仿题上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

计算机组成原理(蒋本珊)第六章

计算机组成原理(蒋本珊)第六章

第六章１．控制器有哪几种控制方式？各有何特点？解：控制器的控制方式可以分为３种：同步控制方式、异步控制方式和联合控制方式。

同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。

这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。

异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。

异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。

联合控制方式是同步控制和异步控制相结合的方式。

２．什么是三级时序系统？解：三级时序系统是指机器周期、节拍和工作脉冲。

计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。

３．控制器有哪些基本功能？它可分为哪几类？分类的依据是什么？解：控制器的基本功能有：（１）从主存中取出一条指令，并指出下一条指令在主存中的位置。

（２）对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。

（３）指挥并控制CPU 、主存和输入输出设备之间的数据流动。

控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型３类，分类的依据在于控制器的核心———微操作信号发生器（控制单元CU）的实现方法不同。

４．中央处理器有哪些功能？它由哪些基本部件所组成？解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。

对于冯·诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。

中央处理器由运算器和控制器组成。

５．中央处理器中有哪几个主要寄存器？试说明它们的结构和功能。

解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。

6计算机组成原理第6章流水线原理

6计算机组成原理第6章流水线原理
1）对存储器的频繁访问 ① 有哪些访问：取指令、取操作 数、存放执行结果, I/O通道访问. ② 希望存储器为多体结构，以适 应多种访问源的需要。 ③ 当存储器为单体结构时，需要 将访问源排队，先后顺序为： 取指令、取数据、I/O通道访问、存
结果
6.1 先行控制技术
• 先行控制（look-ahead）技术最早在IBM公司研制的 STRETCH机器中采用。目前，许多处理机中都已经采 用了这种技术，包括超流水处理机和超标量处理机等。
6.4 线性流水线性能分析
衡量流水线的主要指标有吞吐率，加速比和效率。
6.4.1 吞吐率TP
吞吐率（TP ── ThroughPut）指流水线在单位时间内执行的任务数， 可以用输入任务数或输出任务数表示。
TP n Tk
其中k表示流水线划分的段数。
当满足 ti 条t 件时，有 Tk (n k 1) t。
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种： 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行，称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性：
– 空间并行性：即在一个处理机内设置多个独 立的操作部件，并让这些操作部件并行工作， 这种处理机称为多操作部件处理机或超标量 处理机;
• 超长指令字技术VLIW：指让一条指令包含多个独立的操 作字段，并且分别控制多个功能部件并行工作的技术。
一．重叠解释方式
1.一条指令的几个过程段
1）取指令：根据PC（指令计数器）从M（存储器）取 出指令送到IR（指令寄存器）
2）译码分析：译出指令的操作性质，准备好所需数 据
3）执行：将准备好的数按译出性质进行处理，主要 涉及ALU（算术逻辑运算部件）

计算机学科专业基础综合组成原理-6

计算机学科专业基础综合组成原理-6

计算机学科专业基础综合组成原理-6(总分：100.01，做题时间：90分钟)一、单项选择题(总题数：33，分数：70.00)1.CPU中跟踪下一条要执行的指令地址的是______。

（分数：2.00）A.主存地址寄存器B.程序计数器√C.指令寄存器D.状态标志寄存器解析：[解析] 程序计数器中存放的是下一条指令的入口地址。

2.CPU的主要功能中，不包括______。

（分数：2.00）A.发出中断请求√B.指令控制C.时间控制D.实现算术运算和逻辑运算解析：[解析] CPU包括控制器和运算器两部分，控制器的主要作用有指令控制、时间控制、操作控制、数据加工；运算器的主要功能是实现算术运算和逻辑运算；发出中断请求的设备是I/O，CPU不能发出中断请求。

3.以下说法中，错误的是______。

（分数：2.00）A.指令执行过程中的第一步就是取指令操作B.为了进行取指令操作，控制器需要得到相应的指令√C.取指令操作是控制器自动进行的D.在指令长度相同的情况下，所有取指令的操作都是相同的解析：[解析] 取指令操作完成的任务是将当前指令从主存中取出来并送至指令寄存器中去。

这是指令运行过程中的第一步，与具体指令无关。

取指令操作是控制器自动进行的，是控制器固有的功能。

只要指令的长度相同，取指令的操作就都是相同的。

一条指令的运行过程可以分为3个阶段：取指令阶段、分析取数阶段和执行指令阶段。

其中取指令阶段的操作对任何一条指令来说都是必须要执行的操作，所以称为公共操作。

完成取指阶段任务的时间称为取指周期。

如果指令长度不相同，长指令的取指令操作将要比短指令复杂。

4.超标量流水线技术通过______来提高指令的并行性。

（分数：2.00）A.缩短原来流水线的处理器周期B.在每个时钟周期内并发多条指令√C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令D.把指令分配到多核CPU的不同内核上执行解析：5.和具有m个并行部件的处理器相比，一个m段流水线______。

计算机组成原理第6章

计算机组成原理第6章
5. 中断控制 CPU 除了执行程序外,还需要具备对突发事件的处理能 力。例如,运算器出现了结果溢出、某个部件出现了异常情 况、设备需要实时的数据服务等,这就需要 CPU 中断正在处 理的程序,并对这些突发事件进行响应,以保证计算机的正常 运转,这个能力称为中断处理能力。 总体来说,一条指令的执行过程就是在控制器的控制下, 先从内存中取出指令,然后对指令进行译码,在时序发生器和 控制器的控制下,在正确的时间发出指定部件的控制信号,保 证各部件能够执行正确的动作,从而保证该指令功能的实现。
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。

计算机组成原理第6章习题指导

计算机组成原理第6章习题指导

16
16
解： 因为 x = + 11 = 0.1011，y = + 7 = 0.0111
16
16
所以[x]补′ = 00.1011，[ y]补′ = 00.0111
则 [x]补′ + [ y]补′ = 00 .1011
+ 00 .0111 第一位符号位→ 01 .0010
溢出
此时，符号位为“01”，表示溢出，又因第 1 位符号位为“0”，表示结果的真正符号，故“01”表
个负数。
例 6.2 已知：[y]补 求：[-y]补。
解：设 [y]补 = y0.y1y2…yn
第一种情况 [y]补 = 0.y1y2…yn
(6.1)
所以
y = 0.y1y2…yn
故
-y = -0.y1y2…yn
则 [-y]补 = 1.y1y2…yn+2-n
(6.2)
比较式（6.1）和式（6.2），发现由[y]补连同符号位在内每位取反，末位加 1 即可得[-y]补。
-52 -104 -13
右移两位
1,0000110
-6
移位前
1,1100110
-26
左移一位 补
左移两位 码
右移一位
1,1001100 1,0011000 1,1110011
-52 -104 -13
右移两位
1,1111001
-7
移位前
1,1100101
-21,1001011 1,0010111 1,1110010
5
计算机组成原理第 6 章习题
器中一位符号的值要同时送到加法器的两位符号位的输入端。
例 6.16 已知：x = - 0.1110，y = - 0.1101 求：[x·y]原 解： 因为 x = - 0.1110

计算机组成原理第6版(白中英)第6章总线系统

计算机组成原理第6版(白中英)第6章总线系统
6
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……？ 原因是，系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32 位 ， 33.3MB/s) 总 线 、 VESA 总 线 (32 位 ， 132MB/s) 、 PCI总线(64位，100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线，它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块，如图形显示卡适配
7
总线的主要参数
1.总线的带宽 （MB/s）
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 （MHz）
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位：MB/s
[例6.1]：(1)某总线在一个总线周期中并行传送4个字节的数据，假 设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线 时钟频率升为66MHz，则总线带宽是多少?
4
1. 总线的特性(续) 电气特性

计算机组成原理6

计算机组成原理6
设二进制码为：B＝Bn Bn-1…B1 B0对应的Gray码为：G＝Gn Gn-1…G1 G0 Gn＝Bn Gi＝Bi+1 Bi i＝0，1，…，n-1
可靠性编码
例如，把二进制码0111和1100转换成Gray码：
如果已知Gray码，求对应的二进制码
Bn＝Gn Bi＝Bi+1 Gi (i＜n)
可靠性编码
“五笔”、“搜狗拼音”等。
由外到内
计算机内部
由内到外
输入码有若干：拼音码、字型码、区位码… …
拼音码： da
字型码： dddd
“大”
汉字信息的编码
❖汉字国标码（输入码）
➢ 国家标准GB2312-80编码字符集，称为国标码，每个汉字采用 双字节编码，每个字节使用低7位，最高位为0。
第一个字节
0XXXXXXX 76543210
检查接送的码字 发现 / 改正错误
奇偶校验
❖奇偶校验码
➢ 在数据信息上附加一个校验位，值取决于信息中‘1’的个数 和校验方式
➢ 奇校验：加上校验码位后数据中’1’的个数为奇数 ➢ 偶校验：加上校验码位后数据中’1’的个数为偶数 ➢ 校验位的值=数据位依次异或的结果
❖ 简单奇偶校验
例：假定信息位8位，奇、偶校验位在末尾
（91.76）10 ＝ （1001 0001 . 0111 0110）BCD （0110 0000 0001 ．0010）BCD ＝（601.2）10
计算机中数值的表示
❖ 余3码
➢ BCD码+0011 ➢ 特点：对9的自补码：自身按位取反，可得到对9的补码。
✓ 十进制数字5的余3码为1000，5对9之补是9－5＝4，而4的余3码是0111， 它正好是5的余3码1000按位取反而得。

组成原理6th-6

组成原理6th-6
USB统一的4针圆形插头将取代机箱后的众多的 串/并口（鼠标、调制解调器、键盘）等插头。
USB能智能识别USB链上外围设备的插入或拆卸。 除了能够连接键盘、鼠标等外，USB还可以连接 ISDN、电话系统、数字音响、打印机以及扫描仪 等低速外设。
17
（1）USB的特性
① 即插即用和热插拔功能：对于用户而言，免去 了设置跳线、DMA、IRQ以及I/O等繁琐手续。
在采用EIDE接口的微机系统中，EIDE接口已直 接集成在主板上，因此，不必再购买单独的接口 卡。与IDE相比，EIDE具有支持大容量硬盘、可 连接4台EIDE设备、有更高数据传输速率 （13.3MB／s以上）等几方面的特点。为了支持 大容量硬盘，EIDE支持3种硬盘工作模式： NORMAL、LBA和LARGE模式。
采用SCSSCSI接口早期只在小型机上使用，近年来 也在微机中广泛应用。SCSI对微机来说是 一种很好的配置，它不仅是接口，更是一 条总线。
10
例：DC-390系列的PCI SCSI接口卡
基于PCI总线的DC-390 SCSI接口卡具有PCI 2.1 标准的PnP功能，同时该卡支持ASPI，兼容MSDOS、Windows3.X/95/NT、 OS/220/WARP3.0/4.0及网络系统NETWARE3/4。
16
USB通用串行总线
USB提供机箱外的即插即用连接，连接外设时不 必再打开机箱，也不必关闭主机电源。USB采用 “级联”方式，即每个USB设备用一个USB插头 连接到一个外设的USB插座上，而其本身又提供 一个USB插座供下一个USB外设连接用。
使用USB时，新增加的外设可以直接与系统单元 上的端口相连，或者与集线器相连。
④ 批传输方式：用来传输要求正确无误的数据。

计算机组成原理习题答案6

计算机组成原理习题答案6

第6章习题参考答案1．比较单总线、多总线结构的性能特点。

答：单总线结构：它是用单一的系统总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。

其结构如图所示。

单总线的优点是允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。

所以总线资源是由各大功能部件分时共享的。

单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。

故多为小型机和微型机采用。

CPU内存设备接口设备接口…系统总线多总线结构：多总线结构是通过桥、CPU总线、系统总线和高速总线彼此相连，各大部件的信息传送不是只通过系统总线；体现了高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。

2．说明总线结构对计算机系统性能的影响。

答：(1)简化了硬件的设计。

从硬件的角度看，面向总线是由总线接口代替了专门的I/O接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定XXXCPU插件、存储器插件以及I/O插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。

(2)简化了系统结构。

整个系统结构清晰，连线少，底板连线可以印刷化。

(3)系统扩充性好。

一是规模扩充，二是功能扩充。

规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。

插件插入机器的位置往往没有严格的限制。

这就使系统扩充既简单又快速可靠，而且也便于查错。

(4)系统更新性能好。

因为CPU、存储器、I/O接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。

计算机组成原理第6章_4运算方法

计算机组成原理第6章_4运算方法

(3) 左规
尾数左移一位，阶码减 1，直到数符和第一数位不同为止
上例
左规后
[x+y]补 = 00, 11; 11. 1001
[x+y]补 = 00, 10; 11. 0010 ∴ x + y = (– 0.1110)×210
(4) 右规
当 尾数溢出（ >1）时，需 右规 即尾数出现 01. ×× …×或 10. ×× … ×时 尾数右移一位，阶码加 1
例 6.28
解：
8 8 求 x–y（除阶符、数符外，阶码取 3 位，尾数取 6 位）
5 7 x = (– —)×2-5 y = (—) ×2-4
x = (– 0.101000)×2-101
[x]补 = 11, 011; 11. 011000
y = ( 0.111000)×2-100
[y]补 = 11, 100; 00. 111000
① 对阶
[Δj]补 = [jx]补 – [jy]补 = 11, 011 + 00, 100 11, 111
阶差为 –1 ∴ Sx 1, jx+ 1
∴ [x]补' = 11, 100; 11. 101100
② 尾数求和
[Sx]补´ = 11. 101100 + [–Sy]补 = 11. 001000 110. 110100
③ 右规
右规后
[x – y]补 = 11, 100; 10. 110100 [x – y]补 = 11, 101; 11. 011010 ∴ x – y = (–0.100110)×2-11
19 = (– —)×2-3 32
5. 溢出判断
设机器数为补码，尾数为 规格化形式，并假设阶符取 2 位，阶码的数值部分取 7 位，数符取2 位，尾数取 n 位， 则该 补码 在数轴上的表示为

计算机组成原理第六章

计算机组成原理第六章

指令周期的基本概念
节拍的宽度取决于CPU完成一次基本的微操作的时 间，如：ALU完成一次正确的运算，寄存器间的一 次数据传送等。
不同的指令，可能包含不同数目的机器周期。 一个机器周期中，包含若干个时钟周期（节拍脉冲
或T脉冲）。 CPU周期规定，不同的计算机中规定不同
2. 每条指令的指令周期不同
➢译码器经过对指令进行分析和解释，产生相应的控 制信号提供给时序控制信号形成部件。
机器周期、工作节拍、脉冲及启停控制线路
➢由脉冲源产生一定频率的脉冲信号作为整个机器的 时钟脉冲
时序控制信号形成部件
➢时序控制信号形成部件又称微操作信号发生器，真 正控制各部件工作的微操作信号是由指令部件提供 的操作信号、时序部件提供的时序信号、被控制功 能部件所反馈的状态及条件综合形成的。
2. 微操作：是微命令的操作过程。
– 微命令和微操作是一一对应的。 – 微命令是微操作的控制信号，微操作是微命令的操作过程。 – 微操作是执行部件中最基本的操作。
由于数据通路的结构关系，微操作可分为相容的和互斥：
1. 互斥的微操作，是指不能同时或不能在同一个节拍内并行执行的 微操作。可以编码
2. 相容的微操作，是指能够同时或在同一个节拍内并行执行的微操 作。必须各占一位
联合控制方式
– 大部分指令在固定的周期内完成，少数难以确定的操作采 用异步方式
– 机器周期的节拍脉冲固定，但是各指令的机器周期数不固 定（微程序控制器采用）
微程序控制原理
1. 微命令：控制部件向执行部件发出的各种控制命令叫作 微命令，它是构成控制序列的最小单位。
– 例如：打开或关闭某个控制门的电位信号、某个寄存器的打入脉 冲等。
读写时序信号的译码逻辑表达式

计算机组成原理-第6章 中央处理器

计算机组成原理-第6章 中央处理器

9、制造工艺 线宽是指芯片内电路与电路之间的距离，可 以用线宽来描述制造工艺。线宽越小，意味着芯 片上包括的晶体管数目越多。Pentium Ⅱ的线宽 是0.35μm，晶体管数达到7.5M个；Pentium Ⅲ的 线宽是0.25μm，晶体管数达到9.5M个；Pentium 4的线宽是0.18μm，晶体管数达到42M个。近年 来线宽已由0.15μm、0.13μm、90nm一直发展到 目前最新的65nm，而45nm和32nm的制造工艺 将是下一代CPU的发展目标。
4、前端总线频率 前端总线（Front Side Bus），通常用FSB表 示，它是CPU和外界交换数据的最主要通道，主 要指连接CPU和北桥芯片，因此前端总线的数据 传输能力对计算机整体性能作用很大。 在Pentium 4出现之前，前端总线频率与外 频是相同的，因此往往直接称前端总线频率为外 频。随着计算机技术的发展，需要前端总线频率 高于外频，因此采用了QDR（Quad Date Rate） 技术或者其他类似的技术，使得前端总线频率成 为外频的2倍、4倍甚至更高。
从程序运行的角度来看，控制器的基本功能 是对指令流和数据流在时间与空间上实施正确的 控制。
对指令流的控制： 指令流出的控制 指令分析与执行的控制 指令流向的控制
对数据流的控制主要应包括对数据的流入 与流出的控制；对数据变换、加工等操作的控 制。
对于冯·诺依曼结构的计算机而言，数据流 是根据指令流的操作而形成的，也就是说数据 流是由指令流来驱动的。
… 状态寄存器 节拍发生器 译码器 地址形成中断控制逻辑
指令结束 中断请求
时钟
操作码
地址码
1、指令部件 指令部件的主要任务是完成取指令并分析指 令。指令部件包括： ⑴ 程序计数器（PC） ⑵ 指令寄存器（IR） ⑶ 指令译码器（ID）：指令译码器又称操作码译 码器或指令功能分析解释器。暂存在指令寄存器 中的指令只有在其操作码部分经过译码之后才能 识别出这是一条什么样的指令，并产生相应的控 制信号提供给微操作信号发生器。

计算机组成原理(第六章)

计算机组成原理(第六章)
第六章 中央处理器 (1)
• • • • 中央处理器（CPU）由运算器和控制器组成。 运算器主要用来完成各种算术和逻辑运算功能； 寄存器：用来存放中间结果、缓冲作用 控制器是全机的指挥中心，在在它的控制下，计算机总是遵循“取指令， 执行指令，取下条指令，执行下条指令…”这样周而复始地工作直到停机 为止。 控制器对指令的执行过程的控制有三种方式： – 同步控制方式
• 现代计算机系统广泛采用的方式 • 基本思想：将每个指令周期分成多个机器周期，每个机器周期中再分成 多个节拍，于是各条指令可取不同的机器周期数作为各自的指令周期。 如简单指令包含一个机器周期，复杂指令可包含多个机器周期。 • 这种方式不浪费很多时间，控制上又不十分复杂。
二、控制器的功能与组成 1、控制器的功能
WE M
RD M
RD M
ZF＝1？
IR(ADR)→PC
写入操作
读出操作
AC+MDR→AC
读出操作
AC∩MDR→AC
0→启停逻辑
第六章 中央处理器 (10)
四、时序部件
– 指令的执行过程严格按照指令操作流程图所规定的时序定时； – 时序部件用来产生必要的时序信号为机器周期和节拍信号定时； – 根据组成计算机各部件的器件特性，时序信号通常采用“电位－脉 冲”制。 – 时序部件的构成
C0～C31
译码器
Hale Waihona Puke XXXXX 控制字段源部件地址
目标部件地址
地址字段
第六章 中央处理器 (19)
(2)、微指令的地址字段 – 微程序有两种不同的顺序控制方式：断定方式和增量方式。两种方 式下地址字段的设置不同。 – 断定方式
• 微指令在CM可不顺序存放 • 外部测试条件的考虑

计算机组成原理第六章答案

计算机组成原理第六章答案

第6章 计算机的运算方法2. 已知X=1a2a3a4a5a （ai 为0或1），讨论下列几种情况时ai 各取何值。

（1）21X > （2）81X ≥ （3）161X 41>≥ 解： （1）若要21X >，只要a1=1，a2~a6不全为0即可。

（2）若要81X ≥，只要a1~a3不全为0即可。

（3）若要161X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0；若a3=1，则a4~a6可任取0或1；!当a2=1时， a3~a6均取0。

3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值 解：若要x < -16，需 x1=0，x2~x5 任意。

（注：负数绝对值大的补码码值反而小。

）4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。

-13/64，29/128，100，-87 解：真值与不同机器码对应关系如下：真值-13/64 29/128 100 -87 。

二进制 1100100 -1010111 原码1010 1101 0110 0100 1101 0111；补码 1101 0110 0100 反码11010110 0100`5. 已知[x]补，求[x]原和x 。

[x1]补=; [x2]补=; [x3]补=; [x4]补=;[x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下：[x]补！1,01011,11000,0111 1,0000 [x]原无1,1011，1,01000,0111 无 x-1-1011-100,0,0111-100006.设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。

计算机组成原理第六章部分课后题答案

计算机组成原理第六章部分课后题答案

6.4 ‎长为8位（含1位 ‎位在内），‎

-13/64，29/128，100，-87解：十进制 二进制-13/64 -0.00 1101 1.001 1010 1.110 0101 1.110 011029/128 0.001 1101 0.001 1101 0.001 1101 0.001 1101100 110 0100 0,110 0100 0,110 0100 0,110 0100-87 -101 0111 1,101 0111 1,010 1000 1,010 10016.5 已知[x] ，求[x]x.[x] = 1.1100; [x] = 1.1001; [x] = 0.1110; [x]= 1.0000;[x] = 1,0101; [x] = 1,1100; [x] = 0,0111; [x]= 1,0000；解：[x] [x] x1.1100 1.0100 -0.01001.1001 1.0111 -0.01110.1110 0.1110 0.11101.0000 1.0000 01,0101 1,1011 -10111,1100 1,0100 -01000,0111 0,0111 1111,0000 1,0000 06.9 十 进制‎9B F‎F‎为‎ ， 十‎进制 为‎ （ ‎ 位‎位）解：9B 二进制 -11011‎ -11001‎01 -11001‎00 +11011‎ 1001 十进制 -27 -101 -100 +27 155 FF 二进制 -11111‎11 -00000‎01 -00000‎00 +11111‎11 1111 1111十进制 -127 -1 -0 +127 2556.11 已知 ‎长为4位‎（其中1位为‎ 位）， ‎‎ 中 ‎‎‎， 其 ‎ 十进制‎ 。

解：6.12 ‎为：阶 1位 阶 4位 1位 尾 10位‎，51/128-27/10247.375-86.5‎。

《计算机组成原理》6-CPU设计

《计算机组成原理》6-CPU设计

6.1.2 CPU组成——CPU内部数据通路
CPU 运算器
寄存器
中断
系统
CU
时序系统
数
地
控
据
址
制
线
线
线
在确定一台计算机的总体结构的时候，主要考 虑这样以下问题：
设置哪些部件； 各部件间如何传递信息（即数据通路）； 主机与外围设备之间如何实现信息传送； 如何形成微操作命令序列。 前三个问题于机器指令系统设计有密切的关系； 后一个问题涉及到设计策略，其中，数据通路结构 是总体结构设计的核心。
但这种寄存器结构使所需单元器件与连接线增多， 不利于集成度的提高。
6.1.2 CPU组成——CPU典型内部数据通路
M
移位器
D R
ALU
RN
...
锁存器
锁存器
R2
M A
R1
R
IR
PC
状
CU
…
态 信
时钟
…
息
控制信号
3）单组内总线、集成寄存器结构。为了提高寄存 器的集成度，常将寄存器组制作成为小型半导体存储 器结构，一个存储单元就相当于一个寄存器。
6.1.2 CPU组成——CPU典型内部数据通路
2）单组内总线、分立寄存器结构。它的特点是 寄存器分别独立设置，采用一组单向的数据总线， 以ALU为内部数据传送通路的中枢。由于各寄存器在 物理上彼此分立，它们的输出端均与ALU输入端的多 路选择器相连（MAR除外因为它的特殊作用使得它 只能接收地址，传送给主存），多路选择器可以采 用与或逻辑，在同一时刻最多可以选择两路输入， 送入ALU进行相应运算处理。寄存器的数据输入来自 CPU内部总线，由于寄存器彼此分离，只要发出相 应的同步打入脉冲，即可使内总线同时将数据打入 一个或多个寄存器。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

计算机组成原理试题6一、选择题（共5分，每题1分）1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。

A．-127 ～127；B．-128 ～+128；C．-128 ～+127；D．-128 ～+128。

2．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。

A．单总线；B．双总线；C．三总线；D．以上三种总线。

3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。

A．16KB；B．16K；C．32K；D．32KB。

4．中断向量可提供______。

A．被选中设备的地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。

5．Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。

A．直接映象；B．全相联映象；C．组相联映象；D．以上都有。

6．总线的异步通信方式______。

A．不采用时钟信号，只采用握手信号；B．既采用时钟信号，又采用握手信号；C．既不采用时钟信号，又不采用握手信号；D．采用时钟信号，不采用握手信号。

7．在磁盘存储器中，查找时间是______。

A．使磁头移动到要找的柱面上所需的时间；B．在磁道上找到要找的扇区所需的时间；C．在扇区中找到要找的数据所需的时间。

D．以上都不对。

8．在控制器的控制信号中，相容的信号是______的信号。

A．可以相互替代；B．可以相继出现；C．可以同时出现；D．不可以同时出现。

9．计算机操作的最小单位时间是______。

A．时钟周期；B．指令周期；C．CPU周期；D．执行周期。

10．CPU不包括______。

A．地址寄存器；B．指令寄存器IR；C．地址译码器；D．通用寄存器。

11．寻址便于处理数组问题。

A．间接寻址；B．变址寻址；C．相对寻址；D．立即寻址。

12．设寄存器内容为10000000，若它等于0，则为______。

A．原码；B．补码；C．反码；D．移码。

13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。

A．同步；B．异步；C．并联；D．混合。

14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。

（存储器4）A．8MB；B．2M；C．4M；D．16M。

15．寻址对于实现程序浮动提供了较好的支持。

A．间接寻址；B．变址寻址；C．相对寻址；D．直接寻址。

16．超标量技术是______。

A．缩短原来流水线的处理器周期；B．在每个时钟周期内同时并发多条指令；C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D．以上都不对。

17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。

A．同步控制；B．异步控制；C．联合控制；D．局部控制。

18．I/O与主机交换信息的方式中，中断方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作；B．CPU与设备并行工作，传送与主程序串行工作；C．CPU与设备并行工作，传送与主程序并行工作；D．CPU与设备串行工作，传送与主程序并行工作。

19．当定点运算发生溢出时，应______ 。

A．向左规格化；B．向右规格化；C．发出出错信息；D．舍入处理。

20．在一地址格式的指令中，下列是正确的。

A．仅有一个操作数，其地址由指令的地址码提供；B．可能有一个操作数，也可能有两个操作数；C．一定有两个操作数，另一个是隐含的；D．指令的地址码字段存放的一定是操作码。

二、填空题（共20分，每空1分）1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为D 。

2．在总线复用的CPU中， A 和 B 共用一组总线，必须采用 C 控制的方法，先给 D 信号，并用 E 信号将其保存。

3．微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。

4．如果Cache的容量为128块，在直接映象下，主存中第i块映象到缓存第 A 块。

5．I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为 A 、 B 、 C 三种。

6．设n = 4位（不包括符号位在内），原码两位乘需做 A 次移位，最多做B 次加法；补码Booth算法需做C 次移位，最多做D 次加法。

三、名词解释（共10分，每题2分）1．异步控制方式2．向量地址3．直接寻址4．字段直接编码5．多重中断四、计算题（5分）设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？五、简答题（15分）1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备85种操作。

操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。

（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。

2．程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？（5分）3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L3,L2,L1,L0，写出各中断源的屏蔽字。

（5分）六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K×32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成ADD X （X为主存地址）指令发出的全部微操作命令及节拍安排。

（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效）用WR作读写控制信号（高电平为读，低电平为写）。

现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。

画出CPU与存储器连接图，要求：（1）主存地址空间分配：A000H～A7FFH为系统程序区；A800H～AFFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。

（3）详细画出存储芯片的片选逻辑。

2AG2BG7YYG1，，为控制端C, B, A为变量控制端……为输出端74138译码器计算机组成原理试题6答案一、选择题（共20分，每题1分）1．C 2．C 3．B 4．C 5．B 6．A 7．A8．C 9．A 10．C 11．B 12．D 13．B 14．B15．C 16．B 17．A 18．B 19．C 20．B二、填空题（共20分，每空1分）1．A．2127(1-2－23) B．2－129C．2－128(-2－1-2－23) D．-21272．A．地址线B．数据线C．分时D．地址E．地址锁存3．A．垂直B．水平C．垂直4．A．i mod1285．A．立即响应B．异步定时C．同步定时6．A．2 B．3 C．4 D．5三、名词解释（共10 每题2分）1．异步控制方式答：异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。

2．向量地址答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成3．双重分组跳跃进位答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

4．字段直接编码答：字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。

5．多重中断答：多重中断即指CPU在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断。

四、计算题（共5分）答：【解】因为216 = 65536则±6万的十进制数需16位二进制数表示。

对于尾数为16位的浮点数，因16需用5位二进制数表示，即(16)十= (10000)二，故除阶符外，阶码至少取5位。

为了保证数的最大精度，最终阶码取5位，尾数取32 -1 - 1 - 5 = 25位。

按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。

]五、简答题（共15分）1．（5分）答：（1）一地址指令格式为（1分）OP 操作码字段，共7位，可反映85种操作；M 寻址方式特征字段，共3位，可反映6种寻址方式；A 形式地址字段，共16 –7 – 3 = 6位（1分）（2）直接寻址的最大范围为26 =64 （1分）（3）由于存储字长为32位，故一次间址的寻址范围为216 = 65536（1分）（4）相对寻址的位移量为– 32 ~ + 31 （1分）2．（5分）答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O指令、测试指令和转移指令等组成。

CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。

在输入输出的全部过程中，CPU停止自身的操作。

程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。

即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。

而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。

3．（5分）答：（每写对一个屏蔽字1分）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：六、问答题（共（1）（5分）（2）（5（3）（5T0 PC→MAR 1→RT1 M(MAR)→MDR (PC)+1→PCT2 MDR→IR OP(IR)→IDT0 Ad(IR)→MAR 1→RT1 M(MAR)→MDRT2 (AC)+(MDR)→AC(4)（5分）取指Ad(CMDR)→CMAROP(IR)→微地址形成部件→CMAR 执行Ad(CMDR)→CMAR七、设计题（共10分）（1）根据主存地址空间分配为：（2分）A15 …A11 …A7 …A3 …A0⎭⎬⎫1111111111111112K×8位ROM 1片⎭⎬⎫11111111111111111K×4位RAM 2片⎭⎬⎫1111111111111111111K×4位RAM 2片（2）选出所用芯片类型及数量对应A000H～A7FFH系统程序区，选用一片2K×8位ROM芯片；（1分）对应A800H～AFFFH用户程序区，选用4片1K×4位RAM芯片。