当前位置：文档之家 › DSP第六章(15)

DSP第六章(15)

  • 格式：ppt
  • 大小：484.00 KB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

dsp片内外设

dsp片内外设


第六章：片内外设 ——可编程定时器 初始化定时器：
(1) 将TCR中的TSS位置1，停止定时器。
(2。
(4) 重新启动定时器。TSS位为0，TRB位为l, 以重载定时器周期值， 使能定时器。
使能定时器中断(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完(挂起)的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。 (3) 可以将ST1中的INTM位清0，使能全局中断。
控制扩展寄存器(BSPCE)控制，其各位的定义如表6-5所示。
第六章：片内外设 ——串行口 缓冲工作模式的操作过程
其功能主要由自动缓冲单元ABU来完成
• 自动缓冲单元(ABU)可独立于CPU自动完成控制串行口与固定 缓冲内存区中的数据交换。它包括
地址发送寄存器(AXR)
块长度发送寄存器(BKX) 地址接收寄存器(ARR) 块长度接收寄存器(BKR) 串行口控制寄存器(BSPCE) • 当发送或接收缓冲区的一半或全部满或空时，ABU才产生CPU 的中断，避免了CPU直接介入每一次传输带来的资源消耗。
• ABU利用独立于CPU的专用总线，让串行口直接读/写C54x内 部存储器。这样可以使串行口处理事务的开销最省，并能达到 较快的数据率。 • BSP有两种工作方式：非缓冲方式和自动缓冲方式。
• ABU具有自身的循环寻址寄存器组，每个都与地址产生单元 相关。发送和接收缓冲存储器位于一个指定的C54x DSP内部存 储器的2K字块中。该块可作为通用的存储器，但却是唯一的自 动缓冲能使用的存储块。
第六章：片内外设 ——可编程定时器 CounterSet .set 100 PERIOD .set 49999 .asg AR1,Counter ；定义计数次数 ；定义计数周期 ；AR1做计数指针，重 新命名以便识别 STM #CounterSet,Counter ；设计数器初值 STM #0000000000010000B,TCR ；停止计数器 STM #PERIOD,TIM ；给TIM设定初值49999 STM #PERIOD,PRD ；PRD与TIM一样 STM #0000011001101001B,TCR；开始定时器 STM #0008H,IMR ；开TIME0的中断 RSBX INTM ；开总中断 NOP B End
DSP芯片的原理与开发技术课后题部分答案

DSP芯片的原理与开发技术课后题部分答案

DSP课后习题答案总结第一章：概述1.2 简述DSP应用系统的典型结构和特点答：DSP系统的典型结构和工作过程：①对输入信号进行带限滤波和抽样；②进行A/D变换，将信号变换成数字比特流；③根据系统要求，DSP芯片对输入信号按照特定算法进行处理；④D/A转换，将处理后的数字样值转换为模拟信号；⑤平滑滤波，得到连续的模拟信号波形。

DSP系统的特点：接口方便、编程方便、稳定性好、精度高、可重复性好、集成方便等。

1.3 简述DSP应用系统的一般设计过程。

答：1.定义系统性能指标2.采用高级语言进行性能模拟3.设计实时DSP应用系统4.借助开发工具进行软硬件调试5.系统集成与独立系统运行1.8 设计DSP应用系统时，如何选择合适的DSP芯片。

答：根据实际应用系统的需要选择，以达到系统的最优化设计。

一般来说，需要考虑：DSP芯片的运算速度：DSP芯片的运算速度衡量指标：①指令周期；②MAC时间；③FFT执行时间；④MIPS；⑤MOPS；⑥MFLOPS；⑦BOPSDSP芯片的价格：DSP芯片的硬件资源DSP芯片的运算精度：一般字长为16bits，浮点芯片一般为32bitsDSP芯片的开发工具DSP芯片的功耗其他因素：例如，DSP芯片的封装形式、质量标准、供货情况、生命周期等。

1.11 中英文全称对照：DSP:Digital Signal ProcessingTI:Texa InstrumentsMAC:Multillier and AccumulatorMIPS:Million Istructions Per SecondMOPS: Million Operations Per SecondMFLOPS: Million Floating-point Operations Per SecondBOPS:Billion Operations Per secondDIP:Dual In-line PackagePGA:Pin Grid ArryPLCC:Plastic Leaded Chip CarrierPQFP:Plastic Quad Flat PackPWM:Pulse Width Modulation第二章：DSP芯片的基本结构和特性2.2 ALU和累加器的区别。

数字信号处理器原理及应用第六章 DSP硬件设计

数字信号处理器原理及应用第六章 DSP硬件设计


2、复位电路设计 上电复位 手动复位 自动复位
上电复位电路
Vcc
R TMS320C54x /RS
C
手动复位电路
Vcc
R
TMS320C54x /RS
R1
C
自动复位电路
1 Ｖcc 2 3 4
MAX706R /MR /WDO VCC /RES
8 7 6 5 至DSP的复位端/RS CLK来自DSP的输出端
程序存储器的扩展
TMS320C54x
D15~D0 A15~A0 R/W /PS
AT29LV1024
I/O15~I/O0 A15~A0 /WE /CE /OE
I/O扩展—显示器连接
TMS320C5402
D7~D0 /RS R/W /IOSTRB A12 A13
TCM-A0902
DB7~DB0 /RESET RD /WR /CS A0
VoH VIH VT VIL VOL GND
2.4V 2.0V 1.5V 0.8V 0.4V 0V
VoH VIH VT VIL VOL GND
1.5V
VIL
1.5V 0.8V
0.5V 0V
VOL GND
0.4V 0V
3.3V器件与5V器件接口形式
5V TTL
3.3V LVC
3.3V LVC
5V TTL
I/O15~I/O0 A15~A0 /DS GND /PS A15~A0 /WE /CE /UB /LB /OE
AT29LV1024
I/O15~I/O0 A15~A0 /WE /CE /OE
D15~D0 /RS R/W /IOSTRB A13 DB7~DB0 /RESET RD /WR /CS A0 /CS 8Q~1Q A0 /OE LE A14 /OE
DSP原理与应用---第6章 McASP

DSP原理与应用---第6章 McASP


PSAcM 1.3.5
PSAcM置配来骤步的面下照按
。迟延的间之始开元单和沿边号信步同帧指是这。期周钟时 行串个2或1�0为定指被以可迟延号信步同帧�下式模号信步同帧发突在 。息信制控输传 间片芯PSD个两在如例�输传的据数频音非于用要主。的动驱据数是而 �性期周是不生产的号信步同帧下式模种这�式模输传发突持支PSAcM
�作操下如行进要�1到变0从脚 引个一将。脚引的心关所响影仅仅作操写的器存寄TESDP对为 因是这。器存寄TUODP用使是不而器存寄TESDP用使荐推�1 为变0从出输将若�0出输并�脚引出输用通为置配被脚引果如
。]n[TUODP的应相位置将�]n[TESDP位置
1到变0从据数将TESDP用使——脚引出输用通�3-5例
�
子例的理处行进性活灵的帧和钟时PSAcM用利
。了据数取读元单化式格经�)名别的FUBRX收接(器存寄FUBR过 通以可就PSD在现。中FUBRX存缓据数到制复被就据数些这着接�后之RSRX了 到集收被都元单据数个整在。RSRX器存寄位移入移脚引]n[RXA过通据数�收接 � 。)LTCRS( 器存寄制控�)FUBRX(器存缓据数�)RSRX(器存寄位移个一括包器行串个一每 。PSAcM出移或入移据数行串将责负器行串。制控来]n[LTCRS器存寄由器行串 �
�
� �
介简 PSAcM
1. 5
tiB tnacifingiS tsaeL 。充填来)BSL或BSM是般一(位一的中字者或1、0用以可位加附的字于属不 。)尾末(边右的元单在排以可也)始开(边左的元单到列排以可字�时度长元单于小度长 的字当。位低最是以可也�PSAcM出先或进先位高最是以可位些这�内元单个一在 。位加附的字充填来用些那括包也元单�数位的适合说来口接件 器部外和PSD 于对到充填字将了为时有。位些那的字成组括包元单个一�)tolS(元单� 。据数的输传间之件器部外和PSD在了成组它�位组一是字�)droW(字� 。志标为作沿边的钟时 行串个一用是都束结和始开的位个每。分部成组小最的中流据数行串是位�)tiB(位� tiB tnacifingiS tsoM
《DSP控制技术》课程教学大纲

《DSP控制技术》课程教学大纲

DSP控制技术课程教学大纲DSPContro1Techno1ogy学时数:48其中：实验学时：8学分数：3适用专业：普通本科电气工程与自动化专业一、课程的性质、目的和任务本课程是电气工程与自动化本科专业的的专业选修课。

数字信号处理己发展成一门理论与实践紧密结合的、应用日益广泛的、迅速替代传统模拟信号处理方法的、具有丰富器件支持的先进技术和方法。

DSP 器件是数字信号处理技术的最佳载体。

了解和掌握数字信号处理的实用技术对电气类学生而言，显得越来越重要且迫切。

数字信号处理器是微处理器技术发展的一个重要分支，处理的高速性和高集成度和在信号处理方面的卓越性能，使其在IT业界的用途越来越广。

本课程正是顺应这一发展方向而为电气工程与自动化本科专业学生开设的专业选修课。

本课程的目的是使该专业学生在数字信号处理器件及应用方面具有一定的基础知识，掌握DSP的结构、工作原理、特性、应用及发展方向，使该专业毕业生在工作中具有利用DSP 开发产品和解决实际问题的基本能力。

二、课程教学的基本要求本课程以TMS320F2xx为蓝本，剖析TMS320'C2000系列数字信号处理器的结构、内部资源、运行方式和指令系统、开发系统。

借鉴DSP系统实例，要求学生了解DSP的原理、用途和性能，了解软件集成开发环境的使用，掌握采用DSP进行工程项目开发的过程和软硬件调试工具的使用，熟练掌握使用汇编/C语言编写应用处理程序的方法。

本课程总学时为48学时，3学分，其中课堂教学为40学时，实验教学8学时，在第七学期完成。

三、课程的教学内容、重点和难点第零章绪论（4学时）基本内容：数字信号处理器的特点，DSP器件的发展，DSP器件的特点，DSP与其它微处理器的比较,DSP器件的应用领域，DSP应用系统设计，Mat1ab在DSP应用系统中的作用。

第一节数字信号处理器第二节专用DSP和DSP-IP核第三节通用DSP器件第四节小结基本要求：1. 了解数字信号处理器的特点2. 了解DSP器件的发展，DSP器件的特点；3. 了解DSP器件的应用领域，掌握DSP应用系统设计流程；4. 了解Uat1ab在DSP应用系统中的作用。

第6章 DSP系统初始化及中断..

第6章 DSP系统初始化及中断..

外设向量表用来获取响应某一特定外设事件的特定中断服务子程序sisr240xa中断源优先级和中断向量表中断名称优先级cpu中断和向量地址外围中断向量piv能否被屏蔽外围中断源模块描述resetrsn0000hrspin看门狗来自引脚的复位信号看门狗溢出保留位cpu用于仿真nminmi0024h不可屏蔽中断不可屏蔽中断只能是软件中断pdpintaint10002h0020heva功率驱动保护引脚中断pdpintbevbadcintadc高优先级模式的adc中断xint1外部中断逻辑高优先级模式的外部引脚中断xint2spi高优先级模式的spi中断rxint100006hsci高优先级模式的sci接收中断txint110007hsci高优先级模式的sci发送中断canmbint120040hcan高优先级模式的can邮箱中断canerint13int20004h0041hcan高优先级模式的can错误中断cmp1int140021hevacompare1中断cmp2int150022hevacompare2中断cmp3int160023hevacompare3中断t1pint170027hevatimer1周期中断t1cint180028hevatimer1比较中断t1ufint190029hevatimer1下溢中断t1ofint20002ahevatimer1上溢中断cmp4int210024hevbcompare4中断cmp5int220025hevbcompare5中断cmp6int230026hevbcompare6中断t3pint24002fhevbtimer3周期中断t3cint250030hevbtimer3比较中断t3ufint260031hevbtimer3下溢中断t3ofint270032hevbtimer3上溢中断t2pint28int30006h002bhevatimer2周期中断t2cint29002chevatimer2比较中断t2ufint30002dhevatimer2下溢中断t2ofint31002ehevatimer2上溢中断t4pint320039hevbtimer4周期中断t4cint33003ahevbtimer4比较中断t4ufint34int40008h003bhevbtimer4下溢中断t4ofint35003chevbtimer4上溢中断cap1int360033he
第6章 DSP软件设计

第6章 DSP软件设计


参数1 参数1 在A中
© Software College , East China Institute of Technology , 2009 HJF
混合编程函数调用规则(续)
汇编器对被调用函数局部帧的分配
局部帧包括局部变量块和局部参数块两部分，其中局部参数块是 局部帧中用来传递参数到其他函数的部分。如果被调用函数没有 局部变量并且不再调用其他函数或需要调用的函数没有参数，则 不分配局部帧。 对于混合编程而言，若被调用函数是手工编写的汇编程序，则局 部帧由编程者自己完成分配，也不需要在堆栈中进行，而编译器 分配局部帧。 结果返回 函数调用结束后，将返回值置于累加器A中。整数和指针在累加 器A的低16位中返回， 浮点数和长整型数在累加器A 的32位中返 回。
© Software College , East China Institute of Technology , 2009 HJF
混合编程函数调用规则(续)
参数传递规则
函数调用前
低
将参数置于参数 表中， 表中，调用函数
被调用者分配局 部帧和参数表
SP SP SP 调用者的 调用者的 参数块 调用者的 调用者的 局部变量 高 (a) (b) (c) 返回地址 参数2 参数2 …… 参数n 参数n 调用者的 调用者的 局部变量 参数1 参数1 在A中 参数数据 局部数据 返回地址 参数2 参数2 …… 参数n 参数n 调用者的 调用者的 局部变量 被调用的
© Software College , East China Institute of Technology , 2009 HJF
混合编程
变量和函数命名规则（续）
在C和汇编混合编程的时候，存在C语言和汇编语言的变量以及 函数的接口问题。 在C程序中定义的变量，编译为.asm文件后，都被归到.bss区， 变量名前面都带一个下划线。在C程序中定义的函数，编译后 在函数名前也带了一个下划线。例如： extern int num变成 extern float nums[5]变成 extern void func ( )变成 .bss _num, 1 .bss _nums, 5 _func
DSP(知识点+思考题)

DSP(知识点+思考题)

DSP复习要点第一章绪论1、数的定标：Qn表示。

例如：16进制数2000H=8192，用Q0表示16进制数2000H=0.25，用Q15表示2、‟C54x小数的表示方法：采用2的补码小数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果自动左移1位。

第二章CPU结构和存储器设置一、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建立的。

（1）、一组程序总线(PB)：传送从程序存储器的指令代码和立即数。

（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执行指令所需要的地址。

2、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。

1）、累加器A和B分为三部分：保护位、高位字、地位字。

保护位保存多余高位，防止溢出。

2）、桶形移位寄存器：将输入数据进行0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在一个周期内完成一次17*17bit的乘法和一次40位的加法4）、比较选择和存储单元：用维比特算法设计的进行加法/比较/选择运算。

5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。

答：’C54x DSP的ST1，ST0，PMST的主要功能是用于设置和查看CPU的工作状态。

•ST0主要反映处理器的寻址要求和计算机的运行状态。

第六章 DSP技术

第六章 DSP技术

输入信号 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 输 出 信 号 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0
退出
第六章 TMS320LF240x应用实例 应用实例 ;(1)主程序 ;(1)主程序 ;定义程序段 .text ;定义程序段 _c_int0: NOP CALL system_init ;调系统初始化程序 ;调系统初始化程序 ;调I/O口初始化程序 CALL ioport_init ;调I/O口初始化程序 NOP Decode_3_8_loop: ;调按键读入程序 CALL read_button ;调按键读入程序 LDP #4 ;DP指针指向数据存储B0区 ;DP指针指向数据存储B0区 指针指向数据存储B0 ;给输出译码赋初值 给输出译码赋初值, SPLK #0001h,io_decode_flag ;给输出译码赋初值, 表示DS0 DS0亮 ;表示DS0亮 ;output_flag中的值加载到TREG中 中的值加载到TREG LT output_flag ;output_flag中的值加载到TREG中 ;io_decode_flag中的值左移 LACT io_decode_flag ;io_decode_flag中的值左移 SACL io_decode_flag ;左移的位数由TREG中的低4位决定 ;左移的位数由TREG中的低4 左移的位数由TREG中的低 ;DP指针指向7080h指针指向7080h LDP #DP_PF2 ;DP指针指向7080h-70FFh 退出
dsp原理及应用-第6章-C语言和汇编语言混合编程

dsp原理及应用-第6章-C语言和汇编语言混合编程


C语言和汇编语言的结合方式
内联汇编
将汇编语言代码与C语言代 码混编。
汇编语言函数
将汇编语言封装为函数， 用C语言调用。
C语言函数
将C语言封装为函数，在函 数中调用汇编语言子程序。
实例演示：C语言和汇编语言混合编程
1
C语言部分
通过C语言编写程序框架，并进行数据处理等高级任务。
2
汇编语言部分
通过汇编语言实现一些需要底层控制或高性能的部分。
3
代码整合
将C语言和汇编语言的代码整合到一起。
总结和要点
混合编程优点
• 可读性高 • 可维护性高 • 可扩展性强
结合方式
• 内联汇编 • 汇编语言函数 • C语言函数
基本原则
• 注释清晰 • 适当使用内联ห้องสมุดไป่ตู้编 • 预先规划好程序结构
汇编语言是一种低级计算机语言，是计算机指令的助记符。它可以直接操作硬件，能够完成 一些高级语言所不能完成的功能。
混合编程
把C语言和汇编语言结合起来，可以充分利用C语言的高级语言特性，同时也能利用汇编语 言的底层控制能力来处理一些需要精细控制的任务。
为什么需要混合编程
1 提高性能
当C语言性能不能满足需求时，可以使用汇编语言来进行优化，提高程序性能。
2 底层控制
在一些需要底层控制的任务中，汇编语言更为方便和直接。
3 扩展C语言能力
使用汇编语言，可以扩展C语言的能力，实现一些高级语言所不能实现的功能。
混合编程的优点
1
可读性
使用C语言编写程序的可读性很高，而且汇编语言部分可以通过注释来解释各个 部分的作用。
2
可维护性
大多数程序员都能够读懂C语言，并根据需要做出修改，这样也更容易实现程序 的维护。
第六章DSP片内外设

第六章DSP片内外设


6.2.2 定时器的控制寄存器TCR
15 ~ 12 11 10 9~6 5 4 3~0
TCR 0026h
保留
Soft
Free
PSC
TRB
TSS
TDDR
保留位
软件调试控制位
预定标 计数器
重新 加载位
停止 状态位
分频 系数
① 保留位：总是读为0； ② 软件调试控制位：控制 调试断点时定时器的工作；
Soft 0 1
6.2 可编程定时器
6.2.1 定时器的结构及特点
• C5402内部有定时器0和定时器1两个定时器。结构一样. • 每个定时器有3个控制寄存器，都是存储器映像寄存器 TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的 值，并随计数减少。
PRD定时器周期寄存器:PRD中存放定时器的周期计数值，
定时器的中断周期
TCLK (TDDR 1) ( PRD 1)
定时器的工作过程
or 3 or 2
(3) 提供一些必须的特殊功能。如JTAG口、等待状态发生 器等。
片内外设分为两大类： 片内外设:串行接口、定时器、通用I/O引脚和标准主机接 口(HPI8)等。
增强型外设:多通道缓冲串口(McBSP)、主机接口(8位增强
HPI－8、16位增强HPI－16)、直接存储器访问（DMA)控 制器等。 控制寄存器:被映射到数据存储空间的第0页(地址20h～
1、复位PLLNDIV,选择DIV方式。 2、检测PLL状态，即读PLLSTATUS位，若该位为0，表明已经 切换到DIV方式。 3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。 4、根据所需要的牵引时间，设置PLLCOUNT的当前值。 5、设定CLKMD寄存器。

第六章DSP片内外设


6.2 可编程定时器
6.2.1 定时器的结构及特点 • C5402内部有定时器0和定时器1两个定时器。结构一样. • 每个定时器有3个控制寄存器，都是存储器映像寄存器 TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的 值，并随计数减少。 PRD定时器周期寄存器:PRD中存放定时器的周期计数值， 提供TIM重载用。 TCR定时器控制寄存器:TCR包含定时器的控制和状态位， 控制定时器的工作过程。
CounterSet .set 100-1
；定义计数次数
PERIOD
.set 49999
；定义计数周期
.asg AR1,Counter
；AR1做计数指针，重新命名以便识别
STM #CounterSet,Counter ；设计数器初值
STM #0000000000010000B,TCR ；停止计数器
TOUT
④ 借位信号使得TIM减1，同时TDDR再次装载PSC，重新计数；
定时器的工作过程
or 3
0025H
周期寄存器 PRD
0024H
定时寄存器 TIM(16位)
借位
or 2
预定标分频系数 TDDR
预定标计数器 PSC(4位) 借位
or
SRESET
1
TRB
0026H
&
CLKOUT TSS
TINT 1
控制寄存器:被映射到数据存储空间的第0页(地址20h～ 5Fh)。表6-1-p163,164。
6.1 时钟发生器
C5402内部有一个时钟发生器，可为C5402提供时钟，包 括内部振荡器和锁相环电路PLL两部分。
•时钟信号的产生的两种方式：
一是使用外部时钟源的时钟信号，将外部时钟信号 直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。

dsp第六章 DSP通讯接口概述


1、RS232C
– 美国电子工业协会EIA制定的通用标准串行接口； 1962年公布，1969年修订；1987年1月正式改名 为EIA-232D； – 设计目的是用于连接调制解调器，现已成为数据 终端设备DTE（例如计算机）与数据通信设备 DCE（例如调制解调器）的标准接口； – 可实现远距离通信，也可近距离连接两台微机；
• 数据传输速率也称比特率（Bit Rate）：每秒传输 的二进制数码的位数bps；字符中每个二进制位持 续的时间长度都一样，为数据传输速率的倒数。
• 波特率（Baud Rate）：每秒传输数据信息的个数； 当进行二进制数码传输，且每位时间长度相等时， 比特率还等于波特率。 过去，串行异步通信的数据传输速率限制在50 bps到9600 bps之间。现在，可以达到115200 bps或更高。
输出的功能。
该芯片与TTL/CMOS电平兼容，使用比较方便。 使用MAX232实现TTL/RS-232C之间的电平转换电路如图13-5 所示。
RS232的不足之处
• 接口的信号电平值较高，易损坏接口电路 的芯片，又因为与TTL 电平不兼容故需使 用电平转换电路方能与TTL电路连接。 • 传输速率较低，在异步传输时，比特率最 高只能达到19200bps。 • 接口使用一根信号线和一根信号返回线而 构成共地的传输形式，这种共地传输容易 产生共模干扰，所以抗噪声干扰性弱。 • 传输距离有限——在多个处理器之间不易 形成网络连接。 • 带载能力有限——只能一对一连接；
2、RS485
（1）RS-485具有以下特点： –RS-485的电气特性：逻辑“1”以两线间的电压差为+ （2—6）V表示；逻辑“0”以两线间的电压差为-（2— 6）V表示。接口信号电平比RS-232降低了，就不易损坏 接口电路的芯片，且该电平与TTL电平兼容，可方便与 TTL 电路连接。 – RS-485的数据最高传输速率为10Mbps 。 – RS-485接口是采用平衡驱动器和差分接收器的组合， 抗共模干能力增强，即抗噪声干扰性好。 – RS-485接口的最大传输距离实际上可达3000米； – RS-232接口在总线上只允许连接1个收发器，即单站能 力。而RS-485接口在总线上是允许连接多达128个收发 器。

dsp第6章 应用程序设计PPT课件


8
第6章 应用程序设计
6.1.1 FIR滤波器的基本结构
在数字滤波器中，FIR滤波器具有如下几个主 要特点：
① FIR滤波器无反馈回路，是一种无条件稳定 系统；
② FIR滤波器可以设计成具有线性相位特性。
2020/7/30
DSP原理及应用
9
2. fir2函数
第6章 应用程序设计
例6.1.1 带通滤波器的特性
设计一个FIR低通滤波器，其设计参数：
滤波器阶数：N=40； 截止频率：wp=0.35，
ws=0.4。
2020/7/30
DSP原理及应用
13
第6章 应用程序设计
6.1.5 FIR滤波器的设计实例
1.由给定的设计参数确定滤波器的系数
根据给定的设计参数，滤波器系数可由MATLAB 中的fir2函数产生，函数调用格式：
若h(n)为实数，且满足偶对称或奇对称的条件， 则FIR滤波器具有线性相位特性。
偶对称：h(n)= h(N-1-n)；
奇对称：h(n)= -h(N-1-n)。 偶对称线性相位FIR滤波器的差分方程：
N1 2
y(n)bi[x(ni)x(nN1i)] i0
N——偶数
(6.1.4)
2020/7/30
DSP原理及应用
DSP原理及应用
6
第6章 应用程序设计
6.1.1 FIR滤波器的基本结构
FIR滤波器的结构 ：
x(n-1)
x(n)
z-1
z-1
x(n-N+1)
z-1
+
y(n)
bN-1
bN-2
b1
b0
2020/7/30
DSP原理及应用

DSP原理与应用---第6章 McASP教学内容


5.3.3 数据发送和接收
(2) 接收数据就绪
接收数据就绪标志即RSTAT寄存器中的RDATA位反映了XBUF寄存器的状态。当 从XRSR[n] 移位寄存器向X RBUF[n]缓冲器传输数据时，RDATA标志位被置位， 表示RBUF中包含接收的数据并准备好让DSP来读取数据了。当RDATA位被写入1 或者所有被配置为接收器的串行器都被读出了，标志位就会被清零。
以一个取样速率(如：44.1 kHz)接收数据，但以不同的取 样速率(如：48 kHz)发送数据。
5.2.4 串行器
串行器由寄存器SRCTL[n]来控制。串行器负责将串行数据移入或移出McASP。 每一个串行器包括一个移位寄存器(XRSR)，数据缓存器(XRBUF)，控制寄存器 (SRCTL)。
引脚数据设置寄存器 (PDSET)：PDOUT的别名。向PDSET[n]写入1就会将相 应PDOUT[n]设置为1。写入0没有影响。仅在引脚配置为GPIO输出时(PFUNC[n] = 1，PDIR[n] = 1) 此寄存器可用。
引脚数据清除寄存器 (PDCLR)：PDOUT的别名。向PDCLR[n]写入一个1就会 将相应PDOUT[n]设置为0。写入0没有影响。仅在引脚配置为GPIO输出时 (PFUNC[n] = 1，PDIR[n] = 1) 此寄存器可用。
McASP的时钟发生器能产生独立的发送和接收时钟，可以对它们单独 进行编程，它们相互之间可以完全异步。串行时钟（位速率时钟）可 以源自：
内部 - 将内部时钟源通过两个分频器产生时钟
外部 - 直接由ACLKR/X引脚输入
混合 - 一个外部高频时钟输入到McASP的AHCLKX引脚或AHCLKR 引脚，然后被分频产生位速率时钟
在这个例子中，当接收到字A的最后一位(A0)时，McASP将RDATA标志位置位， 并产生一个AREVT事件。然而，在AREVT被激活前还需要5个McASP系统时钟( 即AREVT延迟)。紧接着AREVT之后，DSP开始对McASP服务，从XBUF读取字 A(DSP服务时间)。DSP必须在McASP所要求的建立时间之前从XBUF读取字A ( 建立时间)。

dsp第六章 DSP通讯接口概述

第六章 串行通讯接口概述
一、串行通信的基本概念 1、串行通信与并行通信的对比
• 并行通信：数据的各位同时发送或同时接收； 优点:传送速度快； 缺点:不便长距离传送； • 串行通信：按照一定的格式一位一位地顺序传送 数据；在一根信号线上传输。 优点:便于长距离传送； 缺点:传送速度较慢；
串行通信方式连接
通用接收发器USART
– RS232C只是一个通信接口的物理标准，要实现 串行传输，需要并行到串行和串行到并行的转换， 并按照传输协议发送和接收每个字符（或数据 块）。——这些工作可由软件实现，也可用硬件 实现。 – 通用异步接收发送器UART是串行异步通信的接 口电路芯片，IBM PC/XT机的UART芯片是INS 8250，后来使用NS16550。单片机系统中常使 用的同步和异步串行通信接口芯片8251。
• RxD（pin3）：接收数据
– 串行数据的接收端
• RTS（pin4）：请求发送
– 当数据终端设备准备好送出数据时，就发出有效的RTS 信号，用于通知数据通信设备准备接收数据
• CTS（pin5）：清除发送（允许发送）
– 当数据通信设备已准备好接收数据终端设备的传送数 据时，发出CTS有效信号来响应RTS信号
2、RS485
（1）RS-485具有以下特点： –RS-485的电气特性：逻辑“1”以两线间的电压差为+ （2—6）V表示；逻辑“0”以两线间的电压差为-（2— 6）V表示。接口信号电平比RS-232降低了，就不易损坏 接口电路的芯片，且该电平与TTL电平兼容，可方便与 TTL 电路连接。 – RS-485的数据最高传输速率为10Mbps 。 – RS-485接口是采用平衡驱动器和差分接收器的组合， 抗共模干能力增强，即抗噪声干扰性好。 – RS-485接口的最大传输距离实际上可达3000米； – RS-232接口在总线上只允许连接1个收发器，即单站能 力。而RS-485接口在总线上是允许连接多达128个收发 器。

DSP第6章TMS320F2812的时钟及看门狗


13
盐城工学院
电气与新能源综合实验教学示范中心
DSP应用技术 DSP应用技术
位10 SCIAENCLK 外设模块的低速时钟(LSPCLK），要让器件 ），要让器件 如置1，使能 ，使能SCI-A外设模块的低速时钟 外设模块的低速时钟 ）， 进入低功耗工作模式，用户可以将该位清零或复位。 进入低功耗工作模式，用户可以将该位清零或复位。 位9 Ｒeserved 保留位 位8 SPIAENCLK 如置1，使能串行外设接口的低速时钟（ ），要让器件 如置 ，使能串行外设接口的低速时钟（LSPCLK），要让器件 ）， 进入低功耗工作模式，用户可以将该位清零或复位。 进入低功耗工作模式，用户可以将该位清零或复位。 位7～4Ｒeserved 保留位 ～ Ｒ
2
盐城工学院
电气与新能源综合实验教学示范中心
DSP应用技术 DSP应用技术
CLKIN=SYSCLKOUT
3
盐城工学院
电气与新能源综合实验教学示范中心
DSP应用技术 DSP应用技术6.1.2 锁相环电路
器件所有必须的时钟信号以及 模块提供了器件所有必须的时钟信号以及低 模块提供了器件所有必须的时钟信号以及低 功耗工作模式的控制 的控制。 功耗工作模式的控制。 PLL有4位比率控制，用来选择不同的 有 位比率控制，用来选择不同的CPU 位比率控制 时钟频率。 时钟频率。
19
盐城工学院
电气与新能源综合实验教学示范中心
DSP应用技术 DSP应用技术
3.锁相环控制寄存器（ PLLCR ） 锁相环控制寄存器（ 锁相环控制寄存器
15 Reserved R-0 4 3 DIV R/W-0 0
位15～4 ～
Ｒeserved 保留位
20
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

通带：
c
st
1 1 H (e ) 1 H (e j ) 2
j
阻带：
过渡带： c st
c ：通带截止频率
st ：阻带截止频率
1 ：通带容限 2 ：阻带容限
通常具体技术指标: 通带最大衰减：1
1 20lg
第六章 IIR数字滤波器
的设计方法
第六章学习目标


理解数字滤波器的基本概念
理解最小相位延时系统 理解全通系统的特点及应用 掌握冲激响应不变法
一、数字滤波器的基本概念
1、数字滤波器的分类
经典滤波器： 选频滤波器 现代滤波器： 维纳滤波器 卡尔曼滤波器
自适应滤波器等
按功能分：低通、高通、带通、带阻、全通滤波器
j 1 H ( e ) j (e ) ln * j 2 j H (e )
H (e j )

群延迟响应 相位对角频率的导数的负值
d (e ) (e ) d
j
j
dH ( z ) 1 Re z j dz H ( z ) z e
j ( e ) = 常数， 若滤波器通带内
则为线性相位滤波器
5、IIR数字滤波器的设计方法
k b z k M
用一因果稳定的离散LSI系统逼近给定的性能要求：
H ( z)
1 ak z k
k 1
k 0 N
即为求滤波器的各系数：ak , bk
ห้องสมุดไป่ตู้
s平面逼近：模拟滤波器 z平面逼近：数字滤波器
j j j ( e j )
H (e ) H (e ) e
j j
H (e ) H (e ) e
*
j ( e j )
H (e j ) 2 j ( e j ) e * j H (e )
1 H ( z) ln 1 2 j H ( z ) z e j



3、数字滤波器的技术要求

我们在进行滤波器设计时，需要确定其性能指标。 理想滤波器物理不可实现的（由于从一个频带到 另一个频带之间的突变） 。要物理可实现：应从 一个带到另一个带之间设置一个过渡带且在通带 和止带内也不应该严格为1或零。应给以较小容 限。
理想滤波器不可实现，只能以实际滤波器逼近
H (e j 0 ) H (e jc )
20lg H (e jc ) 20lg(1 1 )
阻带最小衰减： 2
2 20lg
H (e j 0 ) H (e
jst
)
20lg H (e
jst
) 20lg 2
4、表征滤波器频率响应的特征参量

幅度平方响应
H (e ) H (e ) H (e )
*
j
2
j
j
H (e j ) H (e j ) H ( z ) H ( z 1 )
z e j
H ( z ) H ( z 1 ) 的极点既是共轭的，又是以单位 圆成镜像对称的 j Im[ z ]
1/ a*
H(z)的极点：单位圆内的极点
0
a
a
*
Re[ z ]
a 1

相位响应
按实现的网络结构或单位抽样响应分： IIR滤波器（N阶）
H ( z)
k b z k
M
1 ak z k
k 1
k 0 N
FIR滤波器（N-1阶）
H ( z ) h( n) z n
n 0
N 1
2、数字滤波器的设计过程

按设计任务，确定滤波器性能要求，制定技术 指标 用一个因果稳定的离散LSI系统的系统函数H(z)逼 近此性能指标 选择适当的运算结构实现这个系统函数 实际技术实现：软件法或硬件法

先设计模拟滤波器，再转换为数字滤波器