第21章习题 触发器和时序逻辑电路

1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。

解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。

题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。

解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。

题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。

题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。

时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。

Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。

如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。

题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。

题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。

题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。

第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。

SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。

Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。

假定各触发器的初始状态均为Q =0。

1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。

（1）试画出图（a ）中的Q 1、Q 2和F 的波形。

（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。

Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。

电工学（吉培荣著）课后答案下载电工学（吉培荣著）课后答案下载本书是普通高等教育“十一五”国家级规划教材。

本书是根据当前教学改革形势，在第六版的基础上作了精选、改写、调整、补充而修订编写的。

全书分上、下两册出版。

上册是电工技术部分;下册是电子技术部分。

各章均附有习题。

另编有配套立体化教材(见第七版序言)。

本书可作为高等学校工科非电类专业上述两门课程的教材，也可供社会读者阅读。

本书(第七版)由哈尔滨工程大学张保郁教授审阅。

本书第三版于1987年获全国优秀教材奖，第四版于1997年获国家级教学成果二等奖和国家级科学技术进步三等奖，第五版于获全国普通高等学校优秀教材二等奖，第六版于获国家级教学成果二等奖，并于获第七届全国高校出版社优秀畅销书一等奖，此外还被评为“高等教育百门精品课程教材建设计划”精品项目。

电工学（吉培荣著）：内容简介第1章电路的基本概念与基本定律1.1电路的作用与组成部分1.2电路模型1.3电压和电流的参考方向1.4欧姆定律1.5电源有载工作、开路与短路1.5.1电源有载工作1.5.2电源开路1.5.3电源短路1.6基尔霍夫定律1.6.1基尔霍夫电流定律1.6.2基尔霍夫电压定律1.7电路中电位的概念及计算习题第2章电路的分析方法2.1电阻串并联连接的等效变换2.1.1电阻的串联2.1.2电阻的并联2.2电阻星形联结与三角形联结的等效变换 2.3电源的两种模型及其等效变换2.3.1电压源模型2.3.2电流源模型2.3.3电源两种模型之间的等效变换2.4支路电流法2.5结点电压法2.6叠加定理2.7戴维宁定理与诺顿定理2.7.1戴维宁定理2.7.2诺顿定理2.8受控电源电路的分析2.9非线性电阻电路的分析习题第3章电路的暂态分析第4章正弦交流电路第5章三相电路第6章磁路与铁心线圈电路第7章交流电动机第8章直流电动机第9章控制电机第10章继电接触器控制系统第11章可编程控制器及其应用第12章工业企业供电与安全用电第13章电工测量附录部分习题答案中英文名词对照参考文献第14章半导体器件14.1半导体的导电特性14.1.1本征半导体14.1.2N型半导体和P型半导体 14.2PN结及其单向导电性14.3二极管14.3.1基本结构14.3.2伏安特性14.3.3主要参数14.4稳压二极管14.5双极型晶体管14.5.1基本结构14.5.2电流分配和放大原理14.5.3特性曲线14.5.4主要参数14.6光电器件14.6.1发光二极管14.6.2光电二极管14.6.3光电晶体管习题第15章基本放大电路15.1共发射极放大电路的组成15.2放大电路的`静态分析15.2.1用放大电路的直流通路确定静态值 15.2.2用图解法确定静态值15.3放大电路的动态分析15.3.1微变等效电路法15.3.2图解法15.4静态工作点的稳定15.5放大电路的频率特性15.6射极输出器15.6.1静态分析15.6.2动态分析15.7差分放大电路15.7.1静态分析15.7.2动态分析15.7.3共模抑制比15.8互补对称功率放大电路15.8.1对功率放大电路的基本要求15.8.2互补对称放大电路15.8.3集成功率放大电路15.9场效晶体管及其放大电路15.9.1绝缘栅场效晶体管15.9.2场效晶体管放大电路习题第16章集成运算放大器16.1集成运算放大器的简单介绍16.1.1集成运算放大器的特点16.1.2电路的简单说明16.1.3主要参数16.1.4理想运算放大器及其分析依据 16.2运算放大器在信号运算方面的应用 16.2.1比例运算16.2.2加法运算16.2.3减法运算16.2.4积分运算16.2.5微分运算16.3运算放大器在信号处理方面的应用 16.3.1有源滤波器16.3.2采样保持电路16.3.3电压比较器16.4运算放大器在波形产生方面的应用 16.4.1矩形波发生器16.4.2三角波发生器……第17章电子电路中的反馈第18章直流稳压电源第19章电力电子技术第20章门电路和组合逻辑电路第21章触发器和时序逻辑电路第22章存储器和可编程逻辑器件第23章模拟量和数字量的转换附录部分习题答案中英文名词对照参考文献电工学（吉培荣著）：图书目录点击此处下载电工学（吉培荣著）课后答案。

触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。

（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。

（7）触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9.触发器的反转条件由触发器输入和时钟脉冲决定。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11.译码器和比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。

14.实现相同逻辑功能的逻辑电路可以不同。

15.解码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。

由同一CP控制的每个触发器的计数器称为异步计数器（）27。

每个触发器具有不同信号源的计数器称为同步计数器（）28。

一个触发器可以存储两个二进制数（）29和D。

触发器只有时钟脉冲上升沿的有效变化。

触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。

A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。

A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。

A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。

A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q n+1)。

A、B、C、D、(7)下列触发器中没有约束条件的是。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。

A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。

A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。

A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。

（）(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。

（）（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。

(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。

(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。

四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。

(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。

第21章 触发器和时序逻辑电路一、填空题1、JK 触发器的特性方程为：=+1n Q ________________________。

2、时钟触发器按照结构和触发方式不同可分为：_________、__________、_________和主从式触发器四种。

3、T 触发器的特性方程为=+1n Q _________________。

4、4个触发器组成的寄存器可以存储__________位二进制数。

5、将JK 触发器的J 端连在Q 端上，K 端接高电平。

假设)(t Q =0，则经过50个CP 脉冲作用后，它的状态)50(+t Q =_____。

6、对于时钟RS 触发器，若要求其输出“0”状态保持不变，则输入的RS 信号应为________。

7、组成计数器的各个触发器的状态能在时钟信号到达时同时翻转,它属于__________ 计数器。

（填“同步”或“异步”）8、当JK 触发器的输入J=1，K=0时，触发器的次态Q n+1=____________。

9、若要构成十二进制计数器，最少要用__________个触发器。

10、构成一个模6的同步计数器最少要________个触发器。

11、一个 JK 触发器有____个稳态，它可存储____位二进制数。

二、选择题1、下列触发器中有空翻现象的是_________。

A 、同步式触发器B 、维持阻塞式触发器C 、主从式触发器D 、边沿式触发器 2、在以下各种电路中，属于时序电路的有__________。

A 、译码器B 、计数器C 、数据选择器D 、编码器 3、JK 触发器当J=K=1时，Q n+1=__________。

A 、0B 、1C 、Q nD 、 Q n4、下列触发器中逻辑功能最多是_______。

A 、J-K 触发器B 、D 触发器C 、T 触发器D 、T ′触发器 5、在CP 有效的情况下，当输入端D=0时，则D 触发器的输出端=+1n Q ________。

2011-2012学年第一学期 电工与电子技术(A)II 测试题第16 17章 集成运算放大器和反馈一、填空题（共5个空，每空2分，填在对应的横线上，总计10分）1．要使运算放大器工作于线性区，必须引入 ；2．集成运算放大器工作于非线性区，u +为同相输入， u –为反相输入，U o(sat)为饱和值的大小为12V 。

当u +> u –时， u o = V ；当u +< u –时，u o = V ； 3．在同相输入比例运放电路中，设R 1=10k Ω，R F =100k Ω，则闭环电压放大倍数A u f = ，平衡电阻R 2= Ω。

二、选择题（每小题四个备选答案中选出一个正确答案，共5小题，每小题2分，总计10分）1． 下列条件中符合理想运算放大器条件之一是 (A) 开环放大倍数 →0 (B) 差模输入电阻→∞ (C) 开环输出电阻→∞ (D) 共模抑制比 →02．要提高放大电路的输入电阻，降低输出电阻应采用______负反馈。

(A) 并联电压 (B) 并联电流 (C) 串联电压 (D) 串联电流3．如图2-1所示的电压比较器，其转输特性曲线为 。

（A ）（B ） （C） （D ）4．图2-2所示电路的反馈类型是______负反馈。

(A) 并联电压 (B) 并联电流 (C) 串联电流 (D) 串联电压u iｉｉｉ ｉ０图2-15．运算放大器电路如图2-3所示，其最大输出电压为±12V ，已知1-=i u V ，则输出电压0u 为（ ）。

(A) 12V (B) －12V (C) 1V (D) -1Vi u三、计算下列各题(共3小题，总计30分)1．如图3-1所示是一个电压电流变换电路，R L 是负载电阻，试求负载电流i o 与输入电压u i 的关系，并说明它是何种类型的负反馈电路。

（10分）2．电路如图3-2所示，Ω=k 101R ，Ω=k 202R ，Ω=k 100F R ，V 2.01=i u ，V 5.02-=i u ，求输出电压 。

触发器及时序逻辑电路习题(共24页)-本页仅作为预览文档封面，使用时请删除本页-第十三章触发器和时序逻辑电路重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。

时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。

1．双稳态触发器双稳态触发器的特点：1）.有两个互补的输出端Q 和Q。

2）．有两个稳定状态。

“1”状态和“0” 状态。

通常将Q = 1和Q= 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。

3）．当输入信号不发生变化时，触发器状态稳定不变。

4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。

按其逻辑功能，触发器可分为：RS触发器，JK触发器、D触发器、T触发器和T’触发器。

各时钟控制触发器的逻辑符号和逻辑功能见表：表钟控制触发器的逻辑符号和逻辑功名称逻辑符号次态方程RS触发器Q+1=Q n+SR⋅SR0=（约束方程）JK触发器1n n n+=+Q JQ KQD触发器D+1Q n=+=⊕T触发器1n nQ T Q+=T’触发器1n nQ Q把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。

2．同步时序逻辑电路的分析同步时序逻辑电路的分析步骤如下：1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的特性方程。

（2）各触发器的驱动方程。

（3）时序电路的输出方程。

2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。

3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。

4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。

3．典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。

1）寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。

寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。

按功能分，寄存器分为数码寄存器和移位寄存器。

课题十四：【学习内容】触发器按照其稳定工作状态分为多中类型，为了实现一定程序的运算，需要含有记忆功能的元件-触发器，它的输出状态不仅决定于当时的输入状态，而且还与电路的原来工作状态有关。

【学习重点】RS触发器的性质【学习难点】RS触发器的工作波形图RS触发器的“空翻”现象【学习内容】双稳态触发器组合电路和时序电路是数字电路的两大类。

门电路式组合电路的基本单元；触发器是时序电路的基本单元。

触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。

双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为主从触发器和维持阻塞型触发器等。

基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

Q与是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。

这种触发器有两种稳定状态：一个状态是Q=1，=0，称为置位状态（“1”态）；另一个状态是Q=0，=1，称为复位状态（“0”态）。

相应的输入端分别称为直接置位端或直接置“1”端（）和直接复位端“0”端（）。

基本RS触发器输出与输入的逻辑关系。

1）=1，=0所谓=1，就是将端保持高电位；而=0，就是在端加一个负脉冲。

设触发器的初始状态为“1”态，即Q=1，=0。

这时“与非”门G2有一个输入端为“0”，其输出端变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。

因此，在端加负脉冲后，触发器就由“1”态翻转为“0”态。

如果它的初始态为“0”态，触发器仍保持“0”态不变。

2）=0，=1设触发器的初始状态为“0”态，即Q=0，=1。

这是“与非”门G1有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G2的两个输入端全为“1”，其输出端变为“0”。

因此，在端加负脉冲后，触发器就由“0”态翻转为“1”态。

如果它的初始状态为“1”态，触发器人保持“1”太不变。

第14章触发器和时序逻辑电路一、选择题：1、相同计数器的异步计数器和同步计数器相比，一般情况下（）A。

驱动方程简单 B. 使用触发器个数少C. 工作速度快 D。

以上都不对2、n级触发器构成的环形计数器,其有效循环的状态数是（ )A. n个 B。

2个 C. 4个 D. 6个3、下图所示波形是一个( )进制加法计数器的波形图.试问它有（ )个无效状态。

A .2； B. 4 ; C。

6； D. 12PQ1Q2Q34、设计计数器时应选用( )。

A．边沿触发器 B．基本触发器C．同步触发器 D．施密特触发器5、一块7490十进制计数器中，它含有的触发器个数是( )A。

4 B. 2 C。

1 D. 66、n级触发器构成的扭环形计数器,其有效循环的状态数是( )A。

2n个 B。

n个 C. 4个 D。

6个7、时序逻辑电路中一定包含（）A。

触发器 B。

组合逻辑电路 C.移位寄存器 D。

译码器8、用n个触发器构成计数器，可得到的最大计数长度为（）A. 2n B。

2n C。

2n D.n9、有一个移位寄存器,高位在左，低位在右，欲将存放在其中的二进制数乘上（4）10，则应将该寄存器中的数( ）A。

右移二位 B.左移一位 C. 右移二位 D.左移一位10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（） X/Z 0/11/0 S1 S2 0/01/1A。

0101 B。

1011 C。

0111 D。

100011、、一位8421BCD码计数器至少需要( ）个触发器A。

4 B. 3 C.5 D.1012、利用中规模集成计数器构成任意进制计数器的方法有（ ABC ）A.复位法B.预置数法 C。

级联复位法13、在移位寄存器中采用并行输出比串行输出（ )。

A.快 B。

慢 C.一样快 D。

不确定14、用触发器设计一个24进制的计数器，至少需要（ )个触发器。

A。

5 B。

4 C。

《时序逻辑电路》单元基础练习题一、填空题1、触发器具有种稳定状态。

在输入信号消失后，能保持输出状态不变，也就是说它具有功能。

在适当触发信号作用下，从一个稳态变为另一个稳态，因此，触发器可作为信息的存贮单元。

2、主从型触发器可以避免现象的产生。

3、触发器按照逻辑功能来分，类型主要有、、和，以及只具有功能的计数型触发器。

4、与非门构成的基本RS触发器的约束条件是R+S不能为。

5、触发器电路中，S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。

6、JK触发器具有、、和逻辑功能。

7、为提高触发器工作的可靠性，增强抗干扰能力，常用触发器。

其输出状态仅取决于CP 或时触发器的状态。

8、在数字电路中，按照逻辑功能和电路特点，各种数字集成电路可分为逻辑电路和逻辑电路两大类。

9、时序电路一般由具有作用的电路和具有作用的电路两部分组成。

10、常用于接收、暂存、传递数码的时序电路是。

存放n位二进制数码需要个触发器。

11、能实现操作的电路称为计数器。

计数器按CP控制方式不同可分为计数器和计数器。

进制计数器是各种计数器的基础。

12、一个完整的数字译码显示电路通常由，，和四部分组成。

13、数码寄存器采用的方式存储数码，移位寄存器具备的特点。

14、计数电路还常用作器。

15、在频率测试电路中，若在0.0002s内，显示器显示为1000，则待测频率为KH Z。

二、选择题1、基本RS 触发器电路中，触发脉冲消失后，其输出状态（ ）A ：恢复原状态B ：保持现状态C ：出现新状态D ：不能确定 2、触发器与组合逻辑电路比较（ ）A ：两者都有记忆能力B ：只有组合逻辑电路有记忆能力C ：只有触发器有记忆能力D ：两者都没有记忆能力 3、在图中，由JK 触发器构成了（ ）A ：D 触发器B ：基本RS 触发器C ：T 触发器D ：同步RS 触发器 4、D 型触发器逻辑功能为（ ）A ：置0、置1B ：置0、置1、保持C 、保持、计数D ：置0、置1、保持、计数 5、下列真值表为JK 触发器的真值表的是（A 、B 为输入）（ ）6、某四位右移寄存器初始并行输出状态为1111，若串行输入数据为1001，则第三个CP 脉冲作用下，并行输出的状态为（ ）A ：1111B ：0111C ：0011D ：1001 7、下列电路中不属于时序电路是（ ）A ：同步计数器B ：数码寄存器C ：译码器D ：异步计数器 8、为了提高电路抗干扰能力，触发脉冲宽度是（ ）A ：越宽越好B ：越窄越好C ：无关的J KC A B C D9、不能完成计数功能的逻辑图为（ ）A B C D 10、如图对该触发器波形图说法正确的是（ ）A ：第1时钟脉冲Q 状态错 CP 1 2 3 4B ：第2时钟脉冲Q 状态错C ：第3时钟脉冲Q 状态错 CPD ：第4时钟脉冲Q 状态对 Q 11、下列说法错误的是A ：JK 触发器的特性方程是Q n+1=J Q n +K Q nB ：n 进制计数器，所计最大十进数为n-1。

2011-2012学年第一学期电工与电子技术(A)II测试题第16 17章集成运算放大器和反馈一、填空题（共5个空，每空2分，填在对应的横线上，总计10分）1．要使运算放大器工作于线性区，必须引入深度电压负反馈；2．集成运算放大器工作于非线性区，u+为同相输入， u–为反相输入，U o(sat)为饱和值的大小为12V。

当u +> u–时， u o = 12 V；当u+< u–时，u o = -12 V；3．在同相输入比例运放电路中，设R1=10kΩ，R F=100kΩ，则闭环电压放大倍数A uf= 11 ，平衡电阻R2= 100/11 Ω。

二、选择题（每小题四个备选答案中选出一个正确答案，共5小题，每小题2分，总计10分）1．下列条件中符合理想运算放大器条件之一是B(A) 开环放大倍数→0 (B) 差模输入电阻→∞(C) 开环输出电阻→∞ (D) 共模抑制比→02．要提高放大电路的输入电阻，降低输出电阻应采用___C___负反馈。

(A) 并联电压 (B) 并联电流(C) 串联电压 (D) 串联电流A 。

3．如图2-1所示的电压比较器，其转输特性曲线为（A）（B）（C）（D）4．图2-2所示电路的反馈类型是___D___(A) 并联电压(B) 并联电流(C) 串联电流(D) 串联电压反馈在-，即负反馈/直接从输出端反馈，为电压反馈。

5．运算放大器电路如图2-3所示，其最大输出电压为±12V，已知1-=iu V，则输出电压u 为（ A ）。

(A) 12V (B) －12V (C) 1V (D) -1Viu三、计算下列各题(共3小题，总计30分)1．如图3-1所示是一个电压电流变换电路，R L是负载电阻，试求负载电流i o与输入电压u i 的关系，并说明它是何种类型的负反馈电路。

（10分）*******2．电路如图3-2所示，Ω=k101R，Ω=k202R，Ω=k100FR，V2.01=iu，V5.02-=iu，求输出电压。

第21章 触发器和时序逻辑电路191、触发器按其工作状态是否稳定可分为( b )。

(a)RS 触发器，JK 触发器，D 触发器，T 触发器；(b)双稳态触发器，单稳态触发器，无稳态触发器；(c)主从型触发器，维持阻塞型触发器。

192、逻辑电路如图所示，当A=“1”时，基本RS 触发器( c )。

(a)置“1”； (b)置“0”； (c)保持原状态。

A193、 逻辑电路如图所示，分析C ，S ，R 的波形，当初始状态为“0”时，输出Q 是“0”的瞬间为( c )。

(a)1t ； (b)2t ； (c)3t 。

C S Rt 1t 2t3194、 某主从型JK 触发器，当J=K=“1”时，C 端的频率f=200Hz ，则Q 的频率为( c )。

(a)200Hz ； (b)400Hz ； (c)100Hz 。

195、逻辑电路如图所示，当A=“1”时，C 脉冲来到后JK 触发器( a )。

(a)具有计数功能； (b)置“0”； (c)置“1”。

A196、 逻辑电路如图所示，A=“0”时，C 脉冲来到后D 触发器( b )。

(a)具有计数器功能； (b)置“0”； (c)置“1”。

A 197、逻辑电路如图所示，分析C 的波形，当初始状态为“0”时，输出Q是“0”的瞬间为( a )。

(a) 1t ； (b)2t ； (c)3t 。

C t 1t 2t 3198、逻辑电路如图所示，它具有( a )。

(a)D 触发器功能； (b)T 触发器功能； (c)T'触发器功能。

199、逻辑电路如图所示，它具有( b )。

(a)D 触发器功能； (b)T 触发器功能；(c)T'触发器功能。

200、时序逻辑电路与组合逻辑电路的主要区别是( c )。

(a)时序电路只能计数，而组合电路只能寄存；(b)时序电路没有记忆功能，组合电路则有；(c)时序电路具有记忆功能，组合电路则没有。

201、寄存器与计数器的主要区别是( b )。