集成电路版图设计报告

集成电路设计实验报告时间：2011年12月实验一原理图设计一、实验目的1.学会使用Unix操作系统2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件二：实验内容使用schematic软件，设计出D触发器，设置好参数。

二、实验步骤1、在桌面上点击Xstart图标2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入用户密码，在protocol：中选择telnet类型3、点击菜单上的Run！，即可进入该用户unix界面4、系统中用户名为“test9”，密码为test1234565、在命令行中（提示符后，如：test22>）键入以下命令icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。

出现的主窗口所示：6、建立库(library)：窗口分Library和Technology File两部分。

Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。

如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。

如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。

7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。

当然在Tool工具中还有很多别的工具，常用的像Composer－symbol、virtuoso－layout等，分别建立的是symbol、layout 的视图（view）。

集成电路CAD实验报告姓名：席悦学号：2120503018 班级：微电子31班一、实验目的：通过设计一个简单的缓冲器的原理图到最终的版图，对Cadence的Composer，Analog Design Environment，Virtuoso，Assura等各大功能模块逐一了解，使学生掌握模拟集成电路设计的总体流程，为日后的学习、工作打下坚实的基础。

二、实验项目：1.缓冲器的设计：在配置好Cadence之后，进入Cadence的CIW界面。

为设计一个完整的缓冲器，首先需要设计一个反相器。

利用Cadence的电路编辑工具Composer-Schematic绘制如下图所示的inverter电路：之后利用此inverter Schematic 构建如下图所示的inverter Symbol：我们知道，一个Buffer是由两个Inverter组成，利用前边构建Inverter Schematic的方法，画出缓冲器Buffer的电路原理图：其中的反相器直接调用之前做好的Inverter的Symbol。

同样的，利用此缓冲器的原理图生成相应的缓冲器Symbol图：之后构建仿真电路，对所设计的Buffer电路进行电路仿真（ADE）。

仿真电路图如下：在仿真过程中，我们分别采用tt，ss，ff工艺角进行仿真，得到了如下的波形图和仿真数据：①tt工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 111.36ps, 778.31ps, 50psx[1], 5.1063ns ,5.9952ns, 5.05ns②ss工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 121.55ps, 927.99ps, 50psx[1], 5.1155ns, 6.1676ns, 5.05ns③ff工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 103.43ps, 653.72ps, 50psx[1], 5.0984ns, 5.8613ns, 5.05ns④分析总结：通过对不同工艺角的仿真，可以清晰的看到ss的上升延迟和下降延迟时间最长，而ff的上升延迟和下降延迟最短，而tt工艺角是上升延迟和下降延迟的典型值。

目录一、版图设计流程二、设计要求三、原理图设计与绘制四、原理图仿真五、版图设计六、DRC验证七、实训心得体会一、版图设计流程：二、设计要求：（说明：A,B是输入脉冲，CP是控制信号，即输出）当CP是高电平时，Y截止；当CP是低电平时，Y=A+B）三、原理图设计与绘制：1、启动程序。

双击VMWARE软件，打开终端，在界面上输入icfb, 然后回车，进入软件工作区域；2、新建库文件。

在icfb-log界面上：file/new/library,设置库名，不需要技术文件；3、新建原理图。

File/new/cellview/creat new file 窗口：设置library name,cell name,view name,tool:compose schematic.然后点击确认；4、输入原理图。

(1)格点设置.options/display/grid control/dots,分别设置minorspacing ,major spacing,width,length；(2)象限选择。

鼠标左键点击一下当前页面即可选择输入原理图所在象限。

通过上下左右键可以调整当前象限状态；(3)输入：Add/instance/browse从library/analoglib,category/everying,cell/nmos,view/symbol，回到原理图输入界面，单击左键即出现nmos晶体管。

循环操作，将所需器件一一选择并放好。

输入信号引脚用pin按钮，在引脚上加标号时，用wire name按钮；（4）编辑元器件。

a、电源VCC.add/instance/Vdc,输入以后定义直流电压为5V,并将Vdc接地和电源；b、输入信号。

DC V oltage:5V,自己设定Pulse time，Period time.要求输入信号A,B和控制信号CP的脉冲要使输出端Y的现象明显才行；c、晶体管。

如NPN，将其定义为nvn，并定义长和宽。

第十四讲集成电路版图设计刘毅主要内容z版图概述•设计规则•天线效应z模拟电路的版图技术•叉指晶体管•对称性•参考源的分布z设计规则文件z(1)由于制造过程中不可避免地存在对准偏差，所以为保证晶体管被包含在n阱内，应使n阱环绕器件时留有足够的余量。

z(2)每个有源区(源/漏区以及与n阱相连的n区)都被相应的注入区图形包围，且有源区边界与注入区边界之间有足够的间距。

z(3) 栅区需要一块独立的掩模。

z(4)接触孔掩模窗口提供了有源区和多晶硅到第一层金属的连接。

最小宽度z定义：掩模上定义的几何图形的宽度(和长度)必须大于一个最小值，该值由光刻和工艺的水平决定。

最小间距z定义：在同一层掩模上，各图形之间的间隔必须大于最小间距，在某些情况下，不同层的掩模图形的间隔也必须大于最小间距。

最小包围最小延伸z有些图形在其它图形的边缘外还应至少延长一个最小长度。

CMOS工艺通常包括了150个以上的版图设计规则z A1：有源区一有源区间距z A2；金属宽度z A3：金属一金属间距z A4：有源区对接触孔的包围z A5：多晶硅—有源区间距z A6：有源区一阱间距z A7：阱对有源区包围z A8：多晶硅一多晶硅间距天线效应z假设一个小尺寸MOS管的栅极与具有很大面积的第一层金属连线接在一起，在刻蚀第一层金属时，这片金属就像一根“天线”，收集离子，使其电位升高。

因此，在制造工艺中这个MOS管的栅电压可增大到使栅氧化层击穿，而这个击穿是不能恢复的。

模拟电路的版图技术z叉指晶体管z对称性z参考源的分布叉指晶体管对称性参考源的分布设计规则文件z设计规则文件z基本语法z设计规则的建立基本语法z(gate1) = (Poly) AND (Active)z1.1 Well Minimum WidthType: Minimum Width, Distance: 10 Lambda Layer: N Wellz1.3 Well to Well(Same Potential) SpacingType: Spacing, Distance: 6 Lambda Layer: N Wellz2.4a WellContact(Active) to Well Edge Type: Surround:0, Distance: 3 Lambda Layer: n ActiveLayer: ActiveANDLayer: N SelectANDNOT Layer: NPN IDLayer: N Wellz7.4 Metal1 Overlap of ActiveContact Type: Surround, Distance: 1 Lambda Layer: Active ContactLayer: Metal1z3.3 Gate Extension out of Active Type: Extension, Distance: 2 Lambda Layer: ActiveLayer: Poly。

《集成电路版图设计》课内实验学院：信息学院专业班级：学号：学生姓名：指导教师：模拟集成电路版图设计集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个不可少的重要环节。

通过集成电路的版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原于基于硅材料的立体结构。

因此，版图设计是一个上承的电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。

但是，集成电路版图设计是一个令设计者感到困惑的一个环节，我们常常感到版图设计似乎没有什么规矩，设计的经验性往往掩盖了设计的科学性，即使是许多多年版设计经验的人有时候也说不清楚为何要这样或者那样设计。

在此，集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。

但它更需要设计者的创造性，空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日异月新的集成电路发展密切关注和探索。

一个优秀的版图设计者对于开发超性能的集成电路是极其关键的。

在版图的设计和学习中，我们一直会面临匹配技术降低寄生参数技术熟悉电路作用（功能，频率）电流密度的计算（大电流和小电流的电流路径以及电流流向）等这些基本，它们也是最重要的问题。

版图的设计，从半导体制造工艺，到最后的后模拟过程都是非常关键的，里面所涉及的规则有1500——2000条，一些基本问题的解决方法和设计的调理化都将在下面提及。

模拟集成电路版图设计流程：阅读研究报告理解电路原理图了解电路的作用熟悉电流路径晶大小知道匹配器件明白电路中寄生，匹配，噪声的产生及解决方案对版图模块进行平面布局对整个版图进行平面布局熟练运用cadence软件进行版图绘制Esd的保护设计进行drc与lvs检查整理整个过程中的信息时刻做记录注意在设计过程中的交流集成电路制造工艺双极工艺：Cmos（p阱）工艺：版图设计经验总结：1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.2 Cell名称不能以数字开头.否则无法做DRACULA检查.3 布局前考虑好出PIN的方向和位置4 布局前分析电路，完成同一功能的MOS管画在一起5 对两层金属走向预先订好。

集成电路版图实习报告青岛科技⼤学本科毕业实习（报告）实习地点：__________________________________实习名称：__________________________________指导教师__________________________学⽣姓名__________________________学⽣学号_________________________________________________________院（部）____________________________专业________________班___2011___年 ___⽉ _19_⽇0708040207 信息学院集成电路设计与集成系统 072 3 青软实训集成电路版图设计尺⼨的上限以及掩膜版之间的最⼤套准偏差，⼀般等于栅长度的⼀半。

它的优点是版图设计独⽴于⼯艺和实际尺⼨。

2、以微⽶为单位也叫做“⾃由格式”：每个尺⼨之间没有必然的⽐例关系，以提⾼每⼀尺⼨的合理度。

⽬前⼀般双极集成电路的研制和⽣产，通常采⽤这类设计规则。

在这类规则中，每个被规定的尺⼨之间，没有必然的⽐例关系。

这种⽅法的好处是各尺⼨可相对独⽴地选择，可以把每个尺⼨定得更合理，所以电路性能好，芯⽚尺⼨⼩。

缺点是对于⼀个设计级别，就要有⼀整套数字，⽽不能按⽐例放⼤、缩⼩。

在本次实习中，使⽤的设计过则是Winbond的HiCMOS 0.5um 3.3V LOGIC DESIGN RULES, 其process route 为C054FI.。

3、集成电路版图设计⼯具著名的提供IC 版图设计⼯具的公司有Cadence、、Synopsys、Magma、Mentor。

Synopsys 的优势在于其逻辑综合⼯具，⽽Cadence和Mentor则能够在设计的各个层次提供全套的开发⼯具。

在晶体管级和基本门级提供图形输⼊⼯具的有Cadence的composer、Viewlogic公司的viewdraw。

集成电路版图设计实验报告班级：微电1302班学号：1306090203姓名：李粒完成日期：2015年1月7日一、实验目的使用EDA工具cadence schematic editor,并进行电路设计与分析，为将来进行课程设计、毕业设计做准备，也为以后从事集成电路设计行业打下基础。

二、实验内容学习使用EDA工具cadence schematic editor，并进行CMOS反相器、与非门电路的设计与分析，切对反相器和与非门进行版图设计并进行DRC验证。

三、实验步骤（一）、cadence schematic editor的使用1、在terminal窗口→cd work//work指自己工作的目录→icfb&2、出现CIW窗口，点击在CIW视窗上面的工具列Tools→Library Manager3、建立新的Library①点击LM视窗上面的工具列File→New→Library②产生New Library窗口（在name栏填上Library名称，点击OK）③建立以0.6um.tf为technology file的new library“hwl”4、建立Cell view点击LW视窗的File→New→Cell view,按Ok之后，即可建立schematicView点击schematic视窗上面的指令集Add→Instance,出现AddInstance窗，再点击Add Instance视窗Browser，选择analoglib中常用元件①选完所选元件后，利用narrow wire将线路连接起来。

②加pin.给pin name且要指示input output inout，若有做layout层的话，要表示相同。

③点击nmos→q,标明model name，width，length同理for pmos.④最后Design→check and save .若有error则schematic View有闪动。

数字集成电路设计实验报告Prepared on 24 November 2020哈尔滨理工大学数字集成电路设计实验报告学院：应用科学学院专业班级：电科12 - 1班学号： 32姓名：周龙指导教师：刘倩2015年5月20日实验一、反相器版图设计1.实验目的1）、熟悉mos晶体管版图结构及绘制步骤；2）、熟悉反相器版图结构及版图仿真；2. 实验内容1）绘制PMOS布局图；2）绘制NMOS布局图；3）绘制反相器布局图并仿真；3. 实验步骤1、绘制PMOS布局图：(1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察；2、绘制NMOS布局图：(1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览；3、绘制反相器布局图：(1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice模拟；4. 实验结果nmos版图pmos版图反相器的版图反相器的spice文件反相器的仿真曲线5.实验结论通过对仿真曲线的分析，当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。

集成电路版图设计实习报告学院：电气与控制工程学院专业班级：微电子科学与工程1101班姓名：孙召洋学号：1106080113一、实验要求：1. 熟悉Cadence的工作环境。

2. 能够熟练使用Cadence工具设计反相器，与非门等基本电路。

3. 熟记Cadence中的快捷操作。

比如说“W”是连线的快捷键。

4. 能够看懂其他人所画的原理图以及仿真结果，并进行分析等。

二、实验步骤：1、使用用户名和密码登陆入服务器，右击桌面，在弹出菜单中单击open Terminal；在弹出的终端中键入Unix命令icfb&然后按回车启动Cadence。

Cadence启动完成后，关闭提示信息。

设计项目的建立2、点击Tools-Library Manager启动设计库管理软件。

点击File-New-Library 新建设计库文件。

在弹出的菜单项中输入你的设计库的名称，比如My Design,点击OK。

选择关联的工艺库文件，点击OK。

在弹出的菜单中的Technology Library下拉菜单中选择需要的工艺库，然后单击OK。

3、设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。

点击选择My Design，然后点击File-New-Cell View。

输入子项目的名称及子项目的类型，这设计版图之前我们假定先设计原理图：所以我们选择Composer-Schematic，然后点击OK。

4、进入原理图编辑平台,原理图设计,输入器件：点击Instance按键或快捷键I插入器件。

查找所需要的器件类型-点击Browse-tsmc35mm-pch5点击Close。

更改器件参数，主要是宽和长。

点击Hide，在编辑作业面上点击插入刚才设定的器件。

如果想改参数器件，点击选择该器件，然后按Q，可以修改参数器件使用同样的方法输入Nmos,工艺库中叫nch5. 点击Wire(narrow)手动连线。

完成连线后，输入电源标志和地标志：在analogLib库中选择VDD和GND，输入电源线标示符。

集成电路版图设计教师：李兰英专业：电子科学与技术：陈国栋学号：201020109122时间：2012年11月28号集成电路版图设计——与Tanner EDA 工具的使用一、Tanner的L-Edit版图编辑器Tanner EDA 工具是有Tanner Research公司开发的系列集成电路设计软件，包括前端设计工具（Front End Tools）、物理版图工具（Physical Layout Tools）、仿真验证工具（T-Spice）、波形分析工具（W-Edit）；物理版图工具包括：L-Edit 版图编辑器（L-Edit Layout Editor）、L-Edit交互式DRC验证工具（L-Edit Interactive-DRC）、电路驱动版图工具（Schematic Driven Layout）、L-Edit 标准单元布局布线工具（L-Edit Standard Place and Route）和器件自动生成工具（Device Generators）；验证工具包括设计规则验证工具（L-Edit Standard DRC）、版图与电路图一致性检查工具（L-Edit LVS）、提取工具（L-Edit Spice Netlist Extraction）、节点高亮工具（L-Edit Node Highlighting）等。

二、使用版图编辑器画反相器的版图（1）启动版图编辑器L-Edit；（2）新建文件。

（3）对文件进行重命名；（4）设计格点与坐标；（5）调用“NMOS”和“PMOS”晶体管作为例化单元。

使用“I”或使用Cell ——Instance命令来调用“PMOS”单元。

在出现的Select Cell toInstance对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到在该文件下有“NMOS”和“PMOS”两个单元。

点击Browse按钮后点击确认键“OK”，可以看到已经添加了“PMOS”单元。