当前位置：文档之家 › 第09章-刻蚀工艺

第09章-刻蚀工艺

  • 格式：pdf
  • 大小：4.78 MB
  • 文档页数：97

下载文档原格式

  / 97

合集下载

第10章 干法刻蚀

第10章 干法刻蚀


25
反应离子束刻蚀
• 聚焦离子束(FIB)：经过透镜聚焦形成的、束径在0.1 m以 下的极微细离子束。 • FIB的离子源主要有液态金属离子源(LMIS，常选用金属 Ga)和电场电离型气体离子源(FI，常选用H2、He、Ne等) 两大类。
26
反应离子束刻蚀
• 大束径离子束刻蚀：束径10~20 cm，效率高，质量均匀。 常用大束径离子束设备有两种：
9
刻蚀参数
6. 聚合物
• 聚合物是在刻蚀过程中由光刻胶中的碳与刻蚀气体和刻蚀生成物 结合在一起而形成的；能否形成侧壁聚合物取决于所使用的刻蚀 气体类型。 • 聚合物的形成有时是为了在刻蚀图形的侧壁上形成抗腐蚀膜从而 防止横向刻蚀，这样能形成高的各向异性图形，增强刻蚀的方向 性，从而实现对图形关键尺寸的良好控制。
刻蚀工艺分类：干法刻蚀和湿法刻蚀 干法刻蚀：通过气体放电，使刻蚀气体分解、电离，由产 生的活性基及离子对基板进行刻蚀的工艺过程；刻蚀精度： 亚微米。 湿法刻蚀：把要腐蚀的硅片放在化学腐蚀液里去除表面层 材料的工艺过程；刻蚀精度刻蚀参数:
• • • • • • •
12
干法刻蚀
刻蚀类型 湿法腐蚀 侧壁剖面 各向同性 示意图
各向同性(与设备和参数有关)
各向异性 (与设备和参数有关) 干法刻蚀 各向异性– 锥形
硅槽

湿法刻蚀是各向同性腐蚀， 不能实现图形的精确转移， 一般用于特征尺寸较大的 情况（≥3μｍ） 。

干法刻蚀有各向同性腐蚀，也 有各向异性腐蚀。各向异性腐 蚀能实现图形的精确转移，是 集成电路刻蚀工艺的主流技术。
19
等离子体刻蚀
• 圆桶式等离子体刻蚀机
刻蚀系统的射频电场平行于硅片表面，不存在反应离子轰击， 只有化学作用（仅在激发原子或活性气氛中进行刻蚀）。
soc工艺课件 ch9光刻工艺

soc工艺课件 ch9光刻工艺

2、减小分辨率因子 k1
Pattern dependent k1 can be reduced by up to 30 %
P9
9.1概述——分辨率
2、减小分辨率因子 k1
Mask design and resist process
[nm]
436 365
k1 0.8 0.6
248
193
0.3-0.4
半导体器件和集成电路的制造对光刻质量有如下要求: 一是刻蚀的图形完整，尺寸准确，边缘整齐陡直； 二是图形内没有针孔； 三是图形外没有残留的被腐蚀物质。 同时要求图形套刻准确，无污染等等。但在光刻过程 中，常出现浮胶、毛刺、钻蚀、针孔和小岛等缺陷。
P17
9.2.1底膜处理
HMDS与SiO2表面键合示意图
胶
θ
小角度接触高表面能
胶
θ
大角度接触低表面能
P18
9.2.2涂胶
在硅片表面涂敷的光刻胶应厚度均匀、附着性 强、没有缺陷。 涂胶工艺步骤：
将光刻胶溶液喷洒到硅片表面上； 加速旋转托盘，直至达到需要的旋转速度； 达到所需的旋转速度后，保持一定时间的旋转。 去除边圈:旋转过程中，由于离心力光刻胶向硅片边缘 流动并流到背面。 衡量涂敷质量的标准：光刻胶厚度、均匀度。 影响涂敷质量的因素：转速、光刻胶粘滞度、光刻胶量 、温度、湿度等。
P16
9.2.1底膜处理
光刻胶绝大多数是疏水的，而晶片表面的羟基和残留的 水分子是亲水的，若直接涂胶的话，会造成光刻胶和晶 片的粘合性较差。底膜处理是其主要目的是对硅衬底表 面进行处理，以增强衬底与光刻胶之间的黏附性。 底膜处理包括以下过程：
清洗：使硅片表面洁净、干燥，衬底表面与光刻胶才能形成良 好接触； 烘干：衬底表面烘烤干燥，增强光刻胶的黏附性； 增黏处理：在衬底和光刻胶之间涂一层增黏剂（如六甲基乙硅 氮烷HDMS。HDMS可以去掉SiO2表面的OH基。通过加温反应 生成以硅氧烷为主的化合物(表面活性剂)，能够将硅片表面由 亲水变为疏水，其疏水基可很好地与光刻胶结合，起到耦合的 作用。显影过程中，由于增强了光刻胶与衬底的粘附力，从而 有效地抑制刻蚀液进入掩膜与基底的侧向刻蚀。
半导体制造技术第9章-IC制造工艺概况

半导体制造技术第9章-IC制造工艺概况


Figure 9.8
第十九页，共48页。
p-well Formation 1）第二层掩膜 2） P井注入(高能) 3）退火
Boron implant
1 Photoresist
Oxide
n-well
2 p-well 3
p- Epitaxial layer
p+ Silicon substrate
Figure 9.9
Oxide Etch
Scanning ion beam
Photoresist Strip
G
ox S
D
Ion Implantation
G SD
Active Regions
oxygen gate oxide
Oxidation (Gate oxide)
silicon nitride top nitride S GD
第十五页，共48页。
亚微米制造厂的抛光区
Photo courtesy of Advanced Micro Devices
Photo 9.3
第十六页，共48页。
CMOS 制作步骤
COMS技术
COMS是在同一衬
底上制作nMOS和
pMOS晶体管的混 合，简单的COMS反 Input 相器电路图如图 所示。
Figure 9.3 高温炉示意图
第七页，共48页。
尾气
光刻
➢ 光刻的目的是将掩膜版图形转移到覆盖于硅片表面的 光刻胶上。光刻胶是一种光敏的化学物质，它通过 深紫外线曝光来印制掩膜版的图像。
➢ 涂胶/显影设备是用来完成光刻的一系列工具的组合。这
一工具首先对硅片进行预处理、涂胶、甩胶、烘干，然后 用机械臂将涂胶的硅片送入对准及曝光设备。步进光刻机 用来将硅片与管芯图形阵列（掩膜版）对准。在恰当地对 准和聚焦后，步进光刻机进行逐个曝光。 ➢ 光刻工艺的污染控制格外重要，所以清洗装置以及光刻胶 剥离机安排在制造厂的它区域。经过光刻处理的硅片只流 入两个区：刻蚀区和离子注入区。
第九章 ULSI工艺总汇

第九章 ULSI工艺总汇

P+
N+区光刻
38
掩膜6 ：光刻接触孔
光刻接触孔
39
掩膜7 ：光刻铝引线 1、淀积铝 2、光刻铝
AL PSG 场氧 Poly 栅氧 P+ N+ P阱 N 硅衬底
40
光刻铝
三、后部封装 （在另外厂房）
（1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）塑封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成品测量 （11）打印、包装
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
31
• 掩膜1： P阱光刻
P-well Si-衬底
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
32
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀 3．去胶 4．掺杂：掺入B元素
涂胶
显影
刻蚀
去胶
掺杂
33
掩膜2 ： 光刻有源区
淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 生长栅氧 淀积多晶硅
第九章 ULSI工艺总汇
1
集成电路制造工艺分类 1. 双极型工艺（bipolar）
2. CMOS工艺 3. BiCMOS工艺
2
§1 双极型（NPN）集成电路工艺
(典型的PN结隔离工艺)
3
思考题
1.与分立器件工艺有什么不同？
2.埋层的作用是什么？
3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？
SiO2
SiO2
N–-epi
P+ N+埋层
E B N+ P
C
第八章光刻与刻蚀工艺

第八章光刻与刻蚀工艺


8.1 光刻工艺流程
2.涂胶Spin Coating ①对涂胶的要求：粘附良好，均匀，薄厚适当 胶膜太薄－针孔多，抗蚀性差； 胶膜太厚－分辨率低（分辨率是膜厚的5－8倍） ②涂胶方法：浸涂，喷涂，旋涂√
Photoresist Spin Coater
EBR: Edge bead removal边缘修复
8.6.6 投影式曝光

利用光学系统，将光刻版的图形投影在硅片上。
8.6.6 投影式曝光


优点：光刻版不受损伤， 对准精度高。 缺点：光学系统复杂， 对物镜成像要求高。 用于3μm以下光刻。
分步重复投影光刻机--Stepper
采用折射式光学系统和4X~5X的缩小透镜。 光刻版： 4X~5X； 曝光场：一次曝光只有硅片的一部分； 采用了分步对准聚焦技术。
h 2 2m E
a. E给定：m↑→ΔL↓→R↑，即R离子 > R电子 b. m给定：E↑→ΔL↓→R↑
8.3 光刻胶的 基本属性
1）光刻胶类型：正胶和负胶 ①正胶：显影时，感光部分 溶解，未感光部分不溶解； ②负胶：显影时，感光部分 不溶解，不感光部分溶解。
正胶（重氮萘醌）的光分解机理
负胶（聚乙烯醇肉桂酸脂）的光聚合机理
8.1 光刻工艺流程
③影响显影效果的主要因素： ⅰ）曝光时间； ⅱ）前烘的温度与时间； ⅲ）胶膜的厚度； ⅳ）显影液的浓度； ⅴ）显影液的温度； ④显影时间适当 t太短：可能留下光刻胶薄层→阻挡腐蚀SiO2(金属） →氧化层“小岛”。 t太长：光刻胶软化、膨胀、钻溶、浮胶 →图形边缘破坏。
第八章 光刻与刻蚀工艺
掩模版
掩膜版的质量要求 若每块掩膜版上图形成品率＝90％，则 6块光刻版，其管芯图形成品率＝（90％）6＝53％； 10块光刻版，其管芯图形成品率＝（90％）10＝35％； 15块光刻版，其管芯图形成品率＝（90％）15＝21％； 最后的管芯成品率当然比其图形成品率还要低。 掩膜版尺寸：①接触式和接近式曝光机：1∶1 ②分步重复投影光刻机（Stepper）： 4∶1；5∶1；10∶1
硅集成电路工艺——光刻与刻蚀

硅集成电路工艺——光刻与刻蚀

方法：干法刻蚀
湿法刻蚀
质量指标：分辨率 ； 选择性
天津工业大学
去胶
目的：将经过刻蚀的硅片表面留下的光刻胶去除 方法：干法去胶
（等离子体去胶、紫外光分解去胶）
湿法去胶 （无机溶液去胶、有机溶液去胶）
天津工业大学
§8.2 分辨率(Resolution)
定义：分辨率R表示每mm内能刻蚀出可分辨的最多线条 数，即每mm内包含有多少可分辨的线对数
IC设计流程图，光刻图案用来定义IC中各种不同的区域，如：离子注 入区、接触窗、有源区、栅极、压焊点、引线孔等
主流微电子制造过程中，光刻是最复杂，昂贵和关键的工艺，占总成 本的1/3，一个典型的硅工艺需要15-20块掩膜，光刻工艺决定着整个 IC工艺的特征尺寸，代表着工艺技术发展水平。
天津工业大学
的正映像
负胶：反之
方法：喷洒显影液
静止显影
漂洗、旋干
天津工业大学
天津工业大学
正胶和负胶
天津工业大学
显影中可能存在的问题
天津工业大学
显影设备
天津工业大学
喷洒显影液
天津工业大学
静止显影
天津工业大学
去除显影液
天津工业大学
去离子水清洗
天津工业大学
显影全过程
天津工业大学
曝光后烘培
目的：降低驻波效应，形成均匀曝光
天津工业大学
提高分辨率的方法
化学增强的深紫外光刻胶 离轴照明 提高分辨率 常规基体：PAG，保护剂， 改良剂（易污染，更深 UV难应用） 深紫外基体：PMMA（聚 甲基丙烯酸甲酯，抗蚀力 不强，短储存时间）
优化焦深
扩大调焦范围曝光 曝光接触孔和通孔，需 要更深聚焦深度
微电子工艺课件Chapter-9(zhang)b_图文_图文

微电子工艺课件Chapter-9(zhang)b_图文_图文


9.3 CMOS制作步骤—11通孔2和钨塞2的形成
9.3 CMOS制作步骤—11通孔2和钨塞2的形成
9.3 CMOS制作步骤—12第2层金属互连的形成
9.3 CMOS制作步骤—12第2层金属互连的形成
9.3 CMOS制作步骤—13金属3直到压焊点及合金
9.3 CMOS制作步骤—13金属3直到压焊点及合金
薄膜生长CVD Processing System
Process chamber
Gas inlet
Capacitivecoupled RF input
CVD cluster tool
Chemical vapor deposition
Wafer Susceptor
Heat lamps
Figure 9.7
9.3 CMOS制作步骤—14参数测试
第九章 作业（P 208)
2，3，4，6，11，15，16，17，18，19，24 ，
25，26，27，30，31
双极工艺举例
双极工艺举例
双极工艺举例
9.3 CMOS制作步骤—8局部互连工艺
9.3 CMOS制作步骤—8局部互连工艺
9.3 CMOS制作步骤—9通孔1和钨塞1的形成
9.3 CMOS制作步骤—9通孔1和钨塞1的形成
9.3 CMOS制作步骤—9通孔1和钨塞1的形成
LI 钨连线Tungsten LI
多晶硅栅Polysilicon
钨塞 Tungsten
SEM显微照片 M1 over Tungsten Vias
TiN metal cap
Metal 1, Al
Tungsten plug
Mag. 17,000 X
Photo 9.5
微电子09集成电路制造工艺

微电子09集成电路制造工艺

热处理与退火
优化材料性能，提高芯片稳定性。
03
02
掺杂与离子注入
向特定区域引入杂质，改变材料电 学性质。
测试与封装
对芯片进行电气性能测试，确保其 正常工作，并进行封装保护。
04
集成电路制造的挑战与前景
挑战
随着芯片集成度不断提高，制造过程 中的技术难度和成本也在增加，同时 需要应对材料、设备、环境等方面的 挑战。
微电子09集成电路 制造工艺
目录
• 集成电路制造工艺概述 • 微电子材料与设备 • 集成电路制造工艺流程 • 集成电路制造中的质量控制与可靠性 • 集成电路制造的发展趋势与未来展望
01
CATALOGUE
集成电路制造工艺概述
集成电路制造的定义与重要性
定义
集成电路制造是指将电路设计转 化为实际芯片的生产过程，涉及 多个复杂的技术环节。
可靠性保证措施
可靠性设计
在设计阶段充分考虑产品的可靠性和寿命，采用冗余 设计、降额设计等技术提高产品可靠性。
可靠性试验
通过环境试验、寿命试验、加速寿命试验等手段，验 证产品的可靠性和寿命。
可靠性管理
建立可靠性管理体系，对产品的可靠性进行持续跟踪 和改进。
失效分析技术
外观检查
通过目视、显微镜等手段对产品 外观进行检测，初步判断失效原
重要性
集成电路制造是现代电子工业的 基础，对通信、计算机、消费电 子等领域的发展具有关键作用。
集成电路制造的基本流程
芯片设计
光刻ቤተ መጻሕፍቲ ባይዱ
根据电路设计需求，进行芯片版图绘 制。
利用光刻胶和掩膜版，将电路图形转 移到衬底上。
薄膜制备
通过物理或化学方法在衬底上形成所 需薄膜。
现代集成电路制造工艺原理-第九章PPT课件

现代集成电路制造工艺原理-第九章PPT课件

Learning Is To Achieve A Certain Goal And Work Hard, Is A Process To Overcome Various Difficulties For A Goal
金属钛淀积
钛充当了钨与二氧化硅间 的黏合剂
氮化钛淀积
TiN充当金属钨的扩散阻挡 层
钨淀积
钨能够无空洞地填充孔。 钨有良好的抛磨特性
磨抛钨
磨抛到局部互连介质层的 上表面
通孔1和钨塞1的形成-通孔1的形成
第一层层间介质氧化 物淀积
氧化物磨抛
磨抛后氧化层厚度约为 8000Å
第十层掩膜，第一层 层间介质刻蚀
提高金属叠加结构的稳 定性
淀积铝铜合金
99%的铝，1%的铜 提高铝的稳定性
淀积氮化钛
抗反射层
第十一层掩膜，金属刻 蚀
通孔2和钨塞2的形成-通孔2的形成
ILD-2间隙填充
高浓度等离子体化学 气相淀积
ILD-2氧化物淀积
等离子体增强化学汽 相淀积
ILD-2 氧化物平坦化 第十二层掩膜，ILD-
涂胶/显影设备&对准/曝光设备
首先对硅片进行预处理，涂胶、甩胶、烘干，然后将硅 片送入对准及曝光设备进行对准和曝光，最后回到涂胶/ 显影设备进行显影、清洗和再次烘干。
刻蚀
图9.5 干法等离子体刻蚀机示意图
刻蚀:在硅片上没有 光刻胶保护的地方 留下永久的图形。
常见工具
等离子体刻蚀机 等离子体去胶机 湿法清洗设备
第二层掩膜，p阱 注入
p阱注入（高能）
硼的原子量为11， 磷的原子量为31。 所以注入硼所需的 能量相当于注入磷 所需的能量的三分 之一
退火
浅槽隔离工艺-STI槽刻蚀
第十章 刻 蚀

第十章 刻 蚀

延长刻蚀时间到tM，才能将最厚处的薄膜刻蚀干净。 但这时硅片大部位的薄膜就存在过刻蚀现象，影响 了图形转换的精度
过刻蚀带来的问题
横向刻蚀继续，造成刻蚀偏差加大； 衬底材料被刻蚀，造成衬底结构受损； 过刻蚀延长了刻蚀时间，考验光刻胶的耐蚀能力。
光刻胶
D
薄膜
刻蚀前
基片 开始主刻蚀
光刻胶 薄膜
采 用 气 态 的 化 学 气 体 进 行 薄 膜 刻 蚀
分类方法2
各向同性刻蚀与各向异性刻蚀
各向同性刻蚀：薄膜在各个方向上都受到同样 的刻蚀 各向异性刻蚀：薄膜在各个方向上所受刻蚀不 等，垂直方向受到刻蚀，横向不受刻蚀
10.2 VLSI对刻蚀工艺的要求
不管采用哪种刻蚀方式，刻蚀工艺的最终要求： ■ 高的刻蚀速率； ■ 各向异性的刻蚀剖面； ■ 线条尺寸（宽度、深度）的高保真度； ■ 选择性好，剖面形状达到预计的效果； ■ 均匀性好—图形完整，整个硅片内刻蚀均匀；
离子铣
屏蔽栅 电磁铁改善离子 化 加速栅
+
_
+
中和化灯丝
等离子腔 +anode repels +ions) 热灯丝发射 电子
+ + + + + + + + ++ + + + + + + + + + + ++ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +
第7章刻蚀工艺

第7章刻蚀工艺

CF4+O→COF2+2F
第7章刻蚀工艺
氧气的加入可改变二氧化硅与硅的刻蚀速率比，当氧 气浓度约为20%～40%时，二氧化硅的刻蚀速率明显高于 硅的刻蚀速率，氧气浓度达到40%以后，二者的刻蚀速率 又开始接近。也可通过加入氢气来降低硅的刻蚀速率，氢 气的浓度约为40%时，硅的刻蚀速率几乎为0，而二氧化 硅的刻蚀速率却基本不受影响。
感应耦合式等离子体刻蚀系统(ICP)的结构如图7-6所示， 在反应器上方有一介电层窗，其上方有螺旋缠绕的线圈，通 过此感应线圈在介电层窗下产生等离子体。等离子体产生的 位置与晶片之间只有几个平均自由程的距离，故只有少量的 等离子体密度损失，可获得高密度的等离子体。
第7章刻蚀工艺
二、半导体工艺中常用材料的干法刻蚀
▪ 由于高温Si3N4会造成光刻胶的剥落。在进行有图形的 Si3N4湿法刻蚀时，必须使用SiO2作掩膜。一般来说， Si3N4的湿法刻蚀大多应用于整面的剥除。对于有图形的 Si3N4刻蚀，则应采用干法刻蚀的方式。
第7章刻蚀工艺
4、金属铝的湿法刻蚀
集成电路中，大多数电极引线都是由铝或铝合金形成 的。铝刻蚀的方法很多，生产上常用的是经过加热的磷酸、 硝酸、醋酸以及水的混合溶液，典型的比例是80:5:5:10。 硝酸的作用主要是提高刻蚀速率，若太多会影响光刻胶的 抗蚀能力；醋酸是用来提高刻蚀均匀性的。刻蚀温度一般 介于35～45oC之间，刻蚀反应如下：
SiO2十6HF→H2SiF6十2H2O
第7章刻蚀工艺
3、氮化硅的湿法刻蚀
▪ Si3N4在半导体工艺中主要是作为场氧化层在进行氧化生 长时的屏蔽膜及半导体器件完成主要制备流程后的保护层。 可以使用加热180oC，85%的H3PO4溶液刻蚀Si3N4 ，其刻蚀 速率与Si3N4的生长方式有关，例如：用PECVD方式比用高 温LPCVD方法得到的Si3N4的刻蚀速率快很多。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

微观负载效应
• 微观负载效应
– 对于接触窗和金属层间接触孔刻 蚀，较小的窗孔刻蚀速率比较大 窗孔慢 – 由于光刻胶溅镀沉积到侧壁上， 图形隔离区域的刻蚀轮廓比密集 区域宽
微观负载效应刻蚀轮廓
14
过刻蚀效应
主刻蚀和过刻蚀轮廓
过刻蚀中，被刻蚀薄膜和衬底材料之间的选择性要足够高，避免损失过多衬底材料
15
CF4, CHF3 CF4, CHF3 SF6
4835 6156 2535 7037
半导体制造技术导论（第二版）
第九章
刻蚀工艺
白雪飞 中国科学技术大学电子科学与技术系
提纲
• 简介
• 刻蚀工艺基础
• 湿法刻蚀工艺 • 干法刻蚀工艺 • 等离子体刻蚀工艺
• 刻蚀工艺制程趋势
• 刻蚀工艺发展趋势
2
简
介
先进的集成电路工艺流程
先进的集成电路工艺流程
4
刻蚀工艺简介
• 刻蚀工艺
– 移除晶圆表面材料 – 图形化刻蚀：去除指定区域的材料，将图形转移到衬底薄膜上 – 整面全区刻蚀：去除整个表面薄膜达到所需工艺要求
34
离子辅助刻蚀实验
离子辅助刻蚀实验及结果
XeF2：纯化学刻蚀；Ar+：纯物理刻蚀
35
刻蚀工艺的比较
纯化学刻蚀 应用 刻蚀速率 湿法刻蚀，剥除， 光刻胶刻蚀 可以从高到低
反应式离子刻蚀 等离子体图形化刻蚀 高，可控
纯物理刻蚀 氩轰击 低
选择性
刻蚀轮廓 工艺终点
非常好
等向性 计时或目测
可以接受，可控
������ =
������1 − ������
2
+ ������2 − ������
2
+ ������3 − ������ ������ − 1
2
+ ⋯ + ������������ − ������
2
������ NU % = × 100, ������ • 刻蚀选择性
NUM
������max − ������min % = × 100 2������
• 镍湿法剥除
– 1:1的双氧水(H2O2)和硫酸(H2SO4)混合液 – H2O2氧化金属镍形成NiO，H2SO4和NiO反应形成可溶解的NiSO4
– 用于镍金属硅化物形成后的镍剥除
28
自对准硅化物工艺流程
自对准硅化物工艺流程 (a) 镍沉积；(b) 镍硅化物退火；(c) 镍湿法剥除
29
干法刻蚀工艺
• 化学反应 Si3N4 + 4H3PO4 • 应用
– 单晶硅和氮化硅刻蚀的隔离工艺 – LOCOS工艺场区氧化后、USG研磨和STI退火处理后，在隔离形成工艺 中去除氮化硅
Si3 PO4
4
+ 4NH3
26
绝缘二氧化硅隔离工艺流程
绝缘二氧化硅隔离工艺流程
27
金属刻蚀
• 铝湿法刻蚀
– 磷酸(H3PO4, 80%)、醋酸(CH3COOH, 5%)、硝酸(HNO3, 5%)和水(H2O, 10%)所组成的混合物 – HNO3使铝氧化形成Al2O3，H3PO4溶解Al2O3，两个过程同时进行 – 用于测试PVD铝薄膜的质量 – 先进集成电路生产中，铝图形化刻蚀不再使用湿法过程
31
湿法和干法刻蚀对照表
湿法刻蚀
横向刻蚀长度 刻蚀轮廓 刻蚀速率 选择性 设备费用 产量 化学药品使用量 <3 μm的工艺条件不可接受 等向性 高 高 低 高（批量） 高
干法刻蚀
很小 可控，从非等向性到等向性 可接受，可控 可接受，可控 高 可接受，可控 低
32
等离子体刻蚀
• 等离子体刻蚀
– 等离子体中的碰撞产生增强化学反应的自由基 – 降低压力将增加MFP和离子轰击能量，同时散射而形成垂直的刻蚀轮廓 – 增加射频功率能增加离子轰击的流量和能量，增加自由基的浓度 – 在较低压力下，较长的MFP有助于离子轰击和副产品的移除 – 晶圆放置在较小面积的电极上利用自偏压获得更强的离子轰击
52
刻蚀工艺终点监测特征波长
薄膜 刻蚀剂 波长 (Å) 2614 3962 2882 6156 3370 Si3N4 CF4/O2 3862 发射物 AlCl Al Si O N2 CN
Al
多晶硅
Cl2, BCl3
Cl2
7037
6740 7037
F
N F CO O P F
53
SiO2 PSG, BPSG W
– 刻蚀单晶硅，形成相邻晶体管间的绝缘区 – 刻蚀多晶硅，形成栅极和局部连线 – 非等向性刻蚀单晶硅，用于形成选择性外延沟槽
H2SiF6 + 2HNO2 + 2H2O
24
硅刻蚀形成选择性外延沟槽
各向异性氢氧化钾硅刻蚀形成选择性外延SiGe PMOS源极/漏极
25
氮化硅刻蚀
• 刻蚀剂
– 热磷酸(H3PO4) – 对二氧化硅和硅的选择性非常好
9
刻蚀工艺基础
刻蚀速率
• 刻蚀速率
– 刻蚀物质被移除的速率 – 刻蚀速率直接影响刻蚀的产量
• 计算方法 刻蚀前厚度 − 刻蚀后厚度 刻蚀速率 = 刻蚀时间
– 对于图形化刻蚀，可以通过扫描 电子显微镜(SEM)直接测量被移 除的薄膜厚度
接触孔示意图
11
刻蚀均匀性和选择性
• 刻蚀均匀性
– 均匀的刻蚀速率、高的重复性 – 好的晶圆内均匀性、好的晶圆对晶圆均匀性 – 由测量刻蚀前后晶圆特定点的厚度，并计算这些点的刻蚀速率得出
• 湿法刻蚀的特点
– 高选择性、高刻蚀速率、设备便宜
– 等向性刻蚀轮廓，难以处理图形尺寸小于3μm的密集图形
• 湿法刻蚀的主要应用
– 剥除晶圆整面全区薄膜
– 利用薄膜的湿法刻蚀速率鉴定薄膜质量 – 剥除测试晶圆上的薄膜
19
湿法刻蚀工艺流程
湿法刻蚀工艺流程 (a) 湿法刻蚀；(b) 冲洗；(c) 甩干
• 湿法刻蚀
– 利用化学溶液将未被光刻胶覆盖的材料溶解
– 等向性刻蚀轮廓，会造成光刻胶底切效应和关键尺寸损失 – 1980年代后，湿法刻蚀逐渐被干法刻蚀取代 – 先进半导体制造中，薄膜剥除和薄膜质量控制仍使用湿法刻蚀
• 干法刻蚀
– 先进半导体制造中，几乎所有图形化刻蚀都利用等离子体刻蚀技术
5
多晶硅栅刻蚀工艺
– 不同材料间的刻蚀速率比率，特别是要被刻蚀的材料和不被移除的材料 – 光刻胶、被刻蚀薄膜、衬底
������ = ER1 ER 2
12
刻蚀轮廓
刻蚀轮廓示意图
13
负载效应
• 负载效应
– 等离子体图形化刻蚀过程中，刻 蚀图形影响刻蚀速率和刻蚀轮廓
• 宏观负载效应
– 具有较大开口面积的晶圆与较小 开口面积的晶圆刻蚀速率不同
刻蚀残余物
由于刻蚀不足和阶梯形状形成的残留
移除方法：完全的过刻蚀、足够的离子轰击、适当的化学刻蚀
16
刻蚀残余物
非挥发性刻蚀副产品形成的表面残余物
17
湿法刻蚀工艺
湿法刻蚀工艺
• 湿法刻蚀
– 利用化学溶液溶解晶圆表面材料，达到制作器件和电路的要求 – 反应生成物：气体、液体、可溶于刻蚀剂的固体 – 工艺流程：刻蚀、冲洗、甩干
42
桶式等离子体刻蚀系统
桶式刻蚀系统示意图
43
降流式等离子体刻蚀系统
降流式等离子体刻蚀系统示意图
44
平行板等离子体刻蚀系统
平行板等离子体刻蚀系统示意图
45
批量式RIE系统
批量式RIE系统示意图
46
单片式MERIE系统
单片式MERIE系统示意图
47
电子的螺旋运动
电子的螺旋运动示意图
48
机械夹环和静电夹盘
非等向性刻蚀机制及其应用
反应式离子刻蚀 (RIE) 纯化学刻蚀 阻挡机制 无离子轰击 去光刻胶 去硅化物 去氮化物 轻微离子轰击 单晶硅刻蚀 多晶硅刻蚀 金属刻蚀 损伤机制 重离子轰击 氧化层刻蚀 氮化物刻蚀 低������介质层刻蚀 只有离子轰击 — 溅射刻蚀 — 纯物理刻蚀
41
等离子体刻蚀反应室
– 热氧化前预先剥除晶圆表面的原生氧化层
22
酒杯状接触窗孔
酒杯状接触窗孔
23
硅刻蚀
• 刻蚀剂
– 等向性刻蚀：硝酸(HNO3)和氢氟酸(HF)的混合液 – 非等向性刻蚀：氢氧化钾(KOH)、异丙醇(C3H8O)和水的混合液，沿 <100>平面的刻蚀速率比沿<111>平面的高100倍左右
• 化学反应 Si + 2HNO3 + 6HF • 应用
• 阻挡机制
– 离子轰击溅镀的光刻胶和刻蚀产生的化学沉积物沉积在侧壁，阻挡侧壁 水平方向的刻蚀
– 侧壁沉积物需要通过干法、湿法清洗方式处理
– 采用阻挡机制的刻蚀属于接近化学刻蚀的RIE工艺 – 单晶硅刻蚀、多晶硅刻蚀、金属刻蚀
38
损伤机制
非等向性刻蚀的损伤机制
39
阻挡机制
非等向性刻蚀的阻挡机制
40
• 高密度等离子体源
– 感应式耦合型等离子体源(ICP) – 电子回旋共振(ECR)等离子体源
33
纯化学、纯物理刻蚀和RIE
• 纯化学刻蚀
– 湿法刻蚀、遥控等离子体光刻胶去除 – 没有物理轰击，由化学反应移除物质 – 刻蚀速率可高可低、等向性刻蚀轮廓、很好的刻蚀选择性 – 用于剥除工艺，光刻胶、氮化硅、衬垫氧化层、屏蔽氧化层、牺牲氧化层
50
高密度等离子体刻蚀系统
高密度等离子体刻蚀系统 (a) 感应耦合等离子体(ICP)；(b) 电子回旋共振(ECR)
51