二选一数据选择器

2选1数据选择器的VHDL描述ENTITY mux21a ISPORT( a, b : IN BIT ;s : IN BIT;y : OUT BIT ) ;END ENTITY mux21a ;ARCHITECTURE one OF mux21a ISBEGINy <= a WHEN s = '0'ELSE b ;END ARCHITECTURE one ;译码器的设计architecture dec_behave of e1 issignal sel : std_logic_vector( 0 to 3) ;beginsel(0) <= en ; sel(1) <= a(0) ; sel(2) <= a(1) ; sel(3) <= a(2) ; with sel selecty <= "00000001" when "1000","00000010" when "1001","00000100" when "1010","00001000" when "1011","00010000" when "1100","00100000" when "1101","01000000" when "1110","10000000" when "1111","00000000" when others ;end dec_behave ;8-3优先编码器library IEEE; ……;entity encoder83 isport (ind: in std_logic_vector(7 downto 0);outd: out std_logic_vector(2 downto 0)); end ;architecture behave of encoder83 isbeginprocess (ind)beginif ind (7) = ‘1' then outd<= "111";elsif ind (6) = ‘1' then outd<= "110";elsif ind (5) = ‘1' then outd<= "101";elsif ind (4) = ‘1' then outd<= "100";elsif ind (3 )= ‘1' then outd<= "011";elsif ind (2) = ‘1' then outd<= "010";elsif ind (1) = ‘1' then outd<= "001";elsif ind (0) = ‘1' then outd<= "000";else outd<= "000";end if;end process; end behave;。

二选一多路选择器原理二选一多路选择器（Multiplexer，简称MUX）是一种能够将多个输入信号选中其中一个并输出的数字逻辑电路。

在数字电路中，MUX是一种广泛应用的电路之一，在数字信号处理、通信、计算机等领域都有着非常重要的作用。

二选一多路选择器通过一组控制信号，将多个输入信号中的一个输出到信号线上。

其结构通常由选择输入端、数据输入端和输出端组成。

多路选择器的输入端可选输入多个数据信号，由控制信号确定输出哪一个数据信号到输出端，因此多路选择器也称为“数据选择器”。

为了更好地理解多路选择器的原理，以下将多路选择器原理分为三个部分：1. 控制器多路选择器的控制器表示多路选择器的选择输入端，用于选择哪个输入端输出到输出端。

多路选择器的控制信号可以是一个或多个不同的信号，但这些信号所代表的值必须是二进制值。

多路选择器的控制器可以使用 AND 或 OR 门实现，当控制信号和输入信号同时为 1 时，对应输入信号会输出到输出线上。

2. 数据输入多路选择器的数据输入就是该选择器的多个输入端。

可以选择其中的一个输入端作为输出，这个输出端的值等于该输入端的值。

这些输入信号可以是数字信号、模拟信号或混合信号。

3. 输出多路选择器的输出端是计算机或其他设备使用的信号线。

多路选择器的输出值取决于选择输入端和输入端的状态。

当控制器的状态为0 时，多路选择器输出与第一个输入信号连接的值。

当控制器为 1 时，多路选择器输出与第二个输入信号相连的值。

这个选择过程由控制器完成。

综上所述，二选一多路选择器是一种能够将多个输入信号中的一个输出的数字逻辑电路。

其结构由选择输入端、数据输入端和输出端组成。

多路选择器通过一组控制信号，确定输出哪一个数据信号到输出端。

在数字信号处理、通信、计算机等领域中，多路选择器都有着广泛的应用，是非常重要的电路之一。

列表：1. 二选一多路选择器是什么？2. 多路选择器的控制器是如何实现的？3. 多路选择器的数据输入是什么？4. 多路选择器的输出是什么？5. 多路选择器在哪些领域有广泛的应用？。

二选一数据选择器目录一：数据选择器的基本原理 (3)二电路逻辑功能 (2)2.1 电路逻辑图 (2)2.2真值表与表达式 (3)2.3电路设计及仿真 (3)三版图设计 (5)3.1总体版图设计及DRC验证 (5)3.1.1数据选择器版图设计步骤 (5)3.1.2版图验证 (8)3.2版图仿真 (9)四数据选择器版图LVS对比 (10)五结论及体会 (12)一：数据选择器的基本原理数据选择器是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，实现数据选择功能的逻辑电路称为数据选择器。

它的作用相当于多个输入的单刀多掷开关，其示意图如下：图1 n位通道选择信号数据选择器除了可以实现一些组合逻辑功能以外，还可以做分时多路传输电路、函数发生器及数码比较器等。

常见的数据选择器有4选1、8选1、16选1电路。

在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号下图所示为二选一数据选择器原理图，a,b为输入端，sel为控制端，out为输出端图1-1数据选择器原理图二电路逻辑功能2.1 电路逻辑图=+(S是数据选择控制端，S为0时选择A，为1时选S择B）Y SA SB要实现2选1选择器，逻辑电路图如下所示图2-1数据选择器逻辑电路图2.2真值表与表达式二选一数据选择器逻辑表达式为：Y SASB =+根据逻辑表达式所列真值表如下图所示图2-2数据选择器真值表图2.3电路设计及仿真根据原理电路图并使用S-Edit 软件设计出数据选择器的电路图及对应符号图如下：S A B Y 01 1 1 1 0 1 0 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0图2-3数据选择器符号图根据符号图并使用S-Edit软件设计出的数据选择器电路图如下所示图2-4数据选择器电路图导出的SPICE文件，如下图所示图2-5 spice文件加载包含文件，如下图所示图2-6 加载后的SPICE文件在其基础上进行仿真：下图从上到下依次为Y. S B A,结合逻辑表达式及真值表可知，电路为正确的图2-7 模拟波形仿真图三版图设计3.1总体版图设计及DRC验证3.1.1数据选择器版图设计步骤（1）新建文件夹：在电脑本地磁盘新建文件夹，文件夹名为shuju。

实验一二选一数据选择器VHDL设计Quartus II 6.0开发环境与EDA实验箱使用一实验目的1．熟悉在Quartus II 6.0环境下原理图输入方法。

2．熟悉Quartus II 6.0环境下编辑、编译综合、仿真的操作方法。

3、掌握利用EDA软件进行电路设计的详细流程；4、熟悉EDA实验箱的基本使用方法。

学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。

二实验仪器PC机、Quartus II 6.0软件三实验内容1．详细解读教材117页。

2．在QuartusⅡ上输入该设计的原理图，并进行编辑、编译、综合、适配、仿真。

3．给出其所有信号的时序仿真波形。

四实验原理及步骤1．启动Quartus II 6.0软件在桌面上双击Quartus II 6.0图标或者在开始—>所有程序—>Altera—> Quartus II 6.0，如下图2．建立工作库文件夹及工程任何一次设计都是一项工程（Project），所有此工程相关的所有设计文件都需要放在同一个文件夹里。

不同的设计放在不同的文件夹中。

在E盘下建立一个存放本次设计的工程文件夹，比如“shiyan1”。

注意不要使用中文文件夹，文件夹的存放路径也不要包含中文。

注意本实验室计算机C盘和D盘是重启后复原，不要将任何文件和文件夹放置在桌面或者C、D盘下。

初次打开Quartus II 6.0，会有如图提示：选择是的情况下，首先是新工程向导：介绍下一步下一步下一步，选择目标芯片，首先在Family栏选择ACEX1K系列，然后选择此系列的具体芯片:EP1K30TC144-3。

注意不要选成了EP1K30TC144-3。

下一步就点完成。

3．建立文本程序文件选择File菜单下的New或者直接点击工具栏中的新建图标，选择新建文件类型为VHDL File。

接下来另存文件：保存时需更改文件名与项目名称一样，注意保存在同一个工程文件夹下面。

《VLSI设计基础》课程设计报告班级：电子科学与技术09级2班学号： 0906040216姓名：穆加林指导教师：李蕾1.摘要在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。

有2选1数据选择器、4选1数据选择器、8选1数据选择器、16选1数据选择器等之分二路选择器具有一个选择控制变量，当用来实现二变量函数功能时，应该首先输入选择控制变量来确定选择器的数据输入。

根据题目设计要求，完成二选一多路选择器设计。

我设计的是一个基于VHDL语言设计一个二选一多路选择器。

2.综述二选一多路选择器功能描述：输入端口a,b输入信号，在通道选择控制输入端口s输入低电频时，输出端口y输出a输入端口信号；在通道选择控制输入端口s输入高电频时，输出端口y输出b输入端口信号。

二选一多路选择器的电路图，如下图其中a,b是输入信号，s是通道选择信号，y是输出信号。

当s=0时，y=a;当s=1时，y=b。

三．方案设计与分析1．设计目的1）熟悉MAXPLUS2/Quartus II软件，掌握软件的VHDL程序输入、程序编译和程序仿真操作；2）学习利用VHDL语言设计二选一多路选择器电路程序；3）了解可多路选择器的工作方式。

2.设计要求采用Modelsim、Quartus II、Altium designer 中的任一种软件，基于Verilog或VHDL语言实现设计题目的功能仿真，完成设计；课程设计完成后，提交课程设计报告，要求提供编写的代码以及输出波形图3.设计的源程序及仿真1）、二选一多路选择器程序录入：LIBRARY IEEE; --IEEE 库使用说明USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux21 IS --器件mux21 的外部接口信号说明--PORT相当于器件的引脚,这一部分称为实体PORT ( a b : IN STD_LOGIC;s : IN STD_LOGIC;y : OUT STD_LOGIC );END ENTITY mux21; --器件mux21 的内部工作逻辑描述即--为实体描述的器件功能结构称为结构体ARCHITECTURE one OF mux21 ISBEGINy <= a WHEN s = '0' ELSEb WHEN s = '1' ;END ARCHITECTURE one;--器件mux21 的内部工作逻辑描述即--为实体描述的器件功能结构称为结构体ARCHITECTURE one OF mux21 ISBEGINy <= a WHEN s = '0' ELSEb WHEN s = '1' ;END ARCHITECTURE one;2）、系统设计仿真及分析a.系统功能仿真结果：图为二选一多路选择器功能仿真图b.仿真分析由上图可以看出1）当sel=0时，y=a，即当s=0时输出波形就是a输入端的输入波形。

信息学院上机实验报告学号：094100135 姓名：汤亚萍班级：09级B班课程名称：EDA设计与SOPC技术上机内容：2选1数据选择器上机实验性质：□综合性实验√设计性实验□验证实验实验时间：2012 年11 月14 日实验地点：睿智楼4幢415 实验设备：见下实验报告：（包括：目的、方法、原理、结果或实验小结等）。

一、实验目的：设计并实验一个2选1数据选择器。

二、实验原理2选1数据选择器的电路符号如图1所示。

输入信号：两个数据源a和b；选择端sel。

输出信号：选择输出端out。

利用选择端sel对输出端进行控制。

达到2选1数据选择器的效果。

a outbsel图1（mux2_1a）三、实验方法及步骤：1.根据实验要求，采用文本编辑法，利用verilog HDL语言描述2选1数据选择器，代码如下。

2.对写好的代码进行编译，编译成功后进行保存。

3.编译完成后在Quartus II软件中对其进行编译和引脚分配，最后把编译正确后得到的.sof文件下载到实验箱。

如图2所示：图24．实验结果验证：把生成的.sof文件下载到实验箱后，对应于自己分配的引脚与小灯连接好线。

观察小灯的亮、灭是否符合2选1数据选择器。

观察实验结果如下：当控制端sel=0时，a输出，当a=0时，小灯不亮，当a=1时，小灯亮；当控制端sel=1时，b输出，当b=0时，小灯不亮，当b=1时，小灯亮。

四、实验小结：通过这次实验让我学会了如何分析问题，并能根据问题的具体要求运用Verilog HDL语言进行描述。

写出相应的代码，实现要到达的实验结果。

同时还让我对Quartus II软件的一些基本属性和功能掌握得更加熟练和完整。

但仍存在着不足，运用Verilog HDL语言进行功能描述是非常的灵活的，有多种设计方法。

要真正熟练的掌握和运用并不是件容易的事。

还需要多加练习。

任课教师评语：教师签字：年月日注：每学期至少有一次设计性实验。

每学期结束请任课教师按时按量统一交到实验中心处。