实验三 集成触发器的逻辑功能测试

实验一集成逻辑门电路逻辑功能的测试一、实验目的1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。

2．掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。

二、实验器材1．数字逻辑实验箱DSB-3 1台2. 万用表 1只3．元器件： 74LS00（T065） 74LS04 74LS55 74LS86 各一块导线若干三、实验说明1．数字逻辑实验箱提供5 V + 0.2 V的直流电源供用户使用。

2．连接导线时，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。

3．实验箱操作板部分K0~K7提供8位逻辑电平开关，由8个钮子开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。

4．实验箱操作板部分L0~L7提供8位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。

四、实验内容和步骤1．测试74LS04六非门的逻辑功能将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。

表1-1 74LS04逻辑功能测试表2．测试74LS00四2输入端与非门逻辑功能将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。

3．测试74LS55 二路四输入与或非门逻辑功能将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。

（表中仅列出供抽验逻辑功能用的部分数据）4．测试74LS86四异或门逻辑功能将74LS86正确接入面包板，注意识别1脚位置，按表1-4要求输入信号，测出相应的输出逻辑电平。

五、实验报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。

2．小结实验心得体会。

3．回答思考题若测试74LS55的全部数据，所列测试表应有多少种输入取值组合？实验二集成逻辑门电路的参数测试一、实验目的1．掌握TTL和CMOS与非门主要参数的意义及测试方法。

河 北 科 技 大 学实 验 报 告级 专业 班 学号 年 月 日姓 名 同组人 指导教师 王计花 任课教师 实验名称 实验二 基本门电路逻辑功能的测试 成 绩 实验类型 验证型 批阅教师一、实验目的（1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列图。

（2）熟悉三态门的逻辑功能及用途。

（3）掌握TTL 、CMOS 电路逻辑功能的测试方法。

二、实验仪器与元器件（1）直流稳压电源 1台 （2）集成电路74LS00 四2输入与非门 1片 74LS86 四2输入异或门 1片 74S64 4-2-3-2输入与或非门 1片 74LS125 四总线缓冲门（TS ） 1片 CD4011 四2输入与非门1片三、实验内容及步骤1．常用集成门电路逻辑功能的测试在数字实验板上找到双列直插式集成芯片74LS00和74LS86。

按图进行连线。

测试各电路的逻辑功能，并将输出结果记入表中。

门电路测试结果2．测试与或非门74S64的逻辑功能在实验板上找到芯片74S64，实现Y AB CD ＝＋的逻辑功能。

真值表A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 YA B Y （00） Y （86）0 0 0 1 1 0 1 1Y Y &3．用与非门组成其他逻辑门电路 （1）用与非门组成与门电路按图接线，按表测试电路的逻辑功能。

根据测得的真值表，写出输出Ｙ的逻辑表达式。

真值表逻辑表达式：（2）用与非门组成异或门电路按图接线，将测量结果记入表中，并写出输出Y 的逻辑表达式。

真值表逻辑表达式：真值表4．三态门测试（1）三态门逻辑功能测试三态门选用 74LS125将测试结果记入表中。

（2）按图接线。

将测试结果记录表中。

数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。

2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。

3、 熟悉触发器的实际应用。

二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。

三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

在数字系统和计算机中有着广泛的应用。

触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。

按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。

触发方式有电平触发和边沿触发两种。

2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。

基本RS 触发器具有置“0”、置“1”和“保持”三种功能。

基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。

3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。

因此，它具有置“0”和“1”两种功能。

由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。

和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。

74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。

以下为74LS74的引脚图和逻辑图。

D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。

传感器A、B被水浸沿时会有高电平输出。

框I是水泵控制电路。

逻辑函数L是水泵的控制信号，为1时水泵开启。

设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。

实验三 JK触发器的逻辑功能测试[实验目的]1、学习触发器逻辑功能的测试方法。

2、掌握基本JK、D触发器的逻辑功能。

3、掌握JK触发器转换成D触发器的方法及D触发器的逻辑功能。

[主要仪器设备及耗材]数字电路实验板、74LS112芯片、74LS00芯片、数字万用表、数据线。

[实验基本原理]触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112(或74LS76)双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图1-1所示。

图1-1 74LS112双JK触发器引脚排列及逻辑符号JK触发器的状态方程为Qn+1=J Qn +K Qn，S＝R＝１J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q—为两个互补输出端。

通常把Q=0、Q—=1的状态定为触发器“0”状态；而把Q=1、Q—=0定为“1”状态。

JK触发器常被用来构成缓冲存储器、移位寄存器和计数器。

图1-1左图为双下降沿JK触发器74LS112的外引线排列图。

JK触发器的工作原理如下：（１）S和R可将触发器置于额定状态1或0；之后应保持在高电平1。

（２）S＝R＝１时，Ａ、当J=K=0时，在CP脉冲的作用下触发器保持原状态，即Qn+1=Qn；B、当J=0，K=1时，在CP脉冲的作用下，触发器置“0”，即Qn+1=0；C、当J=1，K=0时，在CP脉冲的作用下，触发器置“1”，即Qn+1=1；D 、当J=K=1时，在CP 脉冲的作用下，触发器状态翻转，即Qn+1=Qn 下降沿触发JK 触发器的功能如表1-1。

表1-1J K Qn Q n+1 说明 0 0 0 0 保持 Q —n+1= Qn0 0 1 1 0 1置00 1 1 0 1 0 0 1 置11 0 1 1 1 1 0 1 翻转1112、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Qn+1=Dn ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。

实验一组合逻辑器件设计一、实验目的1、通过一个简单的3－8译码器的设计,掌握组合逻辑电路的设计方法。

2、掌握组合逻辑电路的静态测试方法。

3、初步了解QUARTUS II原理图输入设计的全过程。

二、实验主要仪器与设备1、输入：DIP拨码开关3位。

2、输出：LED灯。

3、主芯片：EP1K10TC100－3。

三、实验内容及原理三-八译码器即三输入，八输出。

输出与输入之间的对应关系如表1-1-1所示。

表1-1 三-八译码器真值表四、预习要求做实验前必须认真复习数字电路中组合逻辑电路设计的相关内容（编码器、译码器）。

五、实验步骤1、利用原理图设计输入法画图1-1-1。

2、选择芯片ACEX1K EP1K10TC100-3。

3、编译。

4、时序仿真。

5、管脚分配，并再次编译。

6、实验连线。

7、编程下载，观察实验结果。

图1-1 三-八译码器原理图六、实验连线用拨码开关的低三位代表译码器的输入（A，B，C），将之与EP1K10TC100-3的管脚相连；用LED灯来表示译码器的输出（D0～D7），将之与EP1K10TC100-3芯片的管脚相连。

拨动拨档开关，可以观察发光二极管与输入状态的对应关系同真值表中所描述的情况是一致的。

七、实验结果八、思考题在输入端加入使能端后应如何设计？附：用硬件描述语言完成译码器的设计：：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY T2 ISPORT(A: IN STD_LOGIC_VECTOR(2 DOWNTO 0);Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END T2;ARCHITECTURE A OF T2 ISBEGINWITH A SELECTY <= "00000001" WHEN "000","00000010" WHEN "001","00000100" WHEN "010","00001000" WHEN "011","00010000" WHEN "100","00100000" WHEN "101","01000000" WHEN "110","10000000" WHEN OTHERS;END A;实验二组合电路设计一、实验目的1、掌握组合逻辑电路的设计方法。

实验三集成计数器实验报告
一、实验目的和要求
1、学会用触发器构成计数器。

2、熟悉集成计数器。

3、掌握集成计数器的基本功能。

二、实验原理
计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。

例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。

1、用D触发器构成异步二进制加法/减法计数器
图5-1 3位二进制异步加法器
如上图5-1所示，是由3个上升沿触发的D触发器组成的3位二进制
异步加法器。

图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。

将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：
图5-2 3位二进制异步减法器
2、异步集成计数器74LS90
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。

其引脚排列图和功能表如下所示：
图5-3 74LS90的引脚排列图。

1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏实验名称：触发器应用实验实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。

2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。

3. 掌握集成J-K 触发器和D 触发器逻辑功能的测试方法。

4. 学习用J-K 触发器和D 触发器构成简单的时序电路的方法。

5. 进一步掌握用双踪示波器测量多个波形的方法。

二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D 触发器）、74LS107（双J —K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。

三、实验内容和原理 1、D →J-K 的转换实验①设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1+n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：nn Q Q J =D K +。

②仿真与实验电路图：仿真电路图如图1所示。

操作时时钟接秒信号，便于观察。

图1实验名称：触发器应用实验 姓名： 学号： 2③实验结果：2、D 触发器转换为T ’触发器实验①设计过程：D 触发器和T ’触发器的次态方程如下：D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。

②仿真与实验电路图：仿真电路图如图2 所示。

操作时时钟接秒信号。

③实验结果：发光二极管按时钟频率闪动，状态来回翻转。

3、J-K →D 的转换实验。

目录基本实验实验一集成逻辑门的逻辑功能测试（第一次） (02)实验五触发器的逻辑功能与应用（第四次） (20)设计性实验实验二译码器应用设计（第二次） (05)实验三组合逻辑电路的设计（仿真，课后完成） (11)实验四数据选择器的设计（第三次） (14)实验六移位寄存器的设计（第五次） (27)实验七计数器应用设计（第六次） (33)实验九555时基电路及其应用（仿真，课后完成） (40)综合性实验实验八设计24时制数字电子钟（参考，仿真） (47)说明：实物实验按照上面黑体标注及顺序完成。

实验一集成逻辑门的逻辑功能测试一、实验目的1、掌握集成电路的逻辑功能测试方法2、掌握器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、74LSXX×1、CD40XX×1三、实验原理本实验采用：（1）双-四输入门电路74LSXX，即在一块集成块内含有2个互相独立的逻辑门，每个逻辑门有四个输入端。

其引脚排列如图1－1(74LSXX)所示。

（2）四-二输入门电路CD40XX，即在一块集成块内含有4个互相独立的逻辑门，每个逻辑门有2个输入端。

其引脚排列如图1－1(CD40XX)所示。

图1－1 74LSXX及CD40XX的引脚排列1、74LSXX的逻辑功能74LSXX的逻辑功能是：输出端1Y对应输入端是1A、1B、1C、1D；输出端2Y对应输入端是2A、2B、2C、2D；NC端为空。

2、CD40XX的逻辑功能CD40XX的逻辑功能是：输出端O1对应输入端是I1、I2；输出端O2对应输入端是I3、I4；输出端O3对应输入端是I5、I6；输出端O4对应输入端是I7、I8。

四、实验内容1、在合适的位置选取一个14P插座，按定位标记插好74LSXX集成块。

参照图1－1（A）接线：VCC接+5V电源，GND接电源地，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。

湖南师范大学树达学院树达学院实验实习管理中心基础实验室目录（已修改）1 实验须知 (2)2 实验一基本门电路和触发器的逻辑功能测试 (3)3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用 (6)4 实验三组合逻辑电路的设计 (9)5 实验四常用中规模集成时序逻辑电路的功能及应用 (10)6 实验五时序逻辑电路的设计 (13)7 附录功能常用芯片引脚图 (14)实验须知一、前言《数字电子技术实验》是电子、通讯等专业学生的一门技术基础课。

通过这门课程的学习，学生可将电子技术基础理论与实际操作有机地联系起来，加深对所学理论课程的理解，通过实验方案的设计与实现、实验结果的分析和实验故障的排除等环节，培养学生面向电子工程实际的分析问题、解决问题的能力；理论联系实际、学以致用的能力；电子工程技术人员应该具备的动手能力、实践能力和创造能力。

本实验讲义是为我院电子、通讯等专业而编写的。

所选实验内容根据《数字电子技术实验教学大纲》的基本要求，力求与理论课教材〔《电子技术基础》数字部分（第五版）康华光主编高等教育出版社〕配套，同时亦考虑了我院实验室设备条件的实际情况。

不足之处，恳请诸位同行和读者斧正！二、实验要求1、实验前必须充分的预习，完成指定的预习任务。

2、实验课是必修课，必须按规定时间进入实验室，若有特殊情况，可找同学一对一互换组别，但必须报告指导老师。

3、使用仪器必须了解操作方法及注意事项，在使用时严格遵守操作规程，不按操作规程，不听从指导教师指挥蛮干者损坏仪器照价赔偿。

4、由于实验箱采用分立元件，连线时应关断电源后才能拆、接连线。

必须经仔细检查无误后方可通电实验，如发现异常现象（冒烟、发烫或有异味）应立即关断电源，然后报告指导教师。

找到原因、排除故障后方可继续实验。

5、转动电位器时切勿用力过猛，以免造成元器件损坏。

更不可用力推、拉、摇、压元器件以免造成损坏。

6、实验过程中应仔细观察实验现象，认真记录实验结果，经指导教师审阅同意后，先切断电源再拆除实验连接导线，整理好桌面仪器后方可离开实验室。

湖南工学院教案用纸p.1 实验1 基本门电路逻辑功能测试(验证性实验)一、实验目的1.熟悉基本门电路图形符号与功能；2.掌握门电路的使用与功能测试方法；3.熟悉实验室数字电路实验设备的结构、功能与使用。

二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED发光显示器，74LS00，74LS20，74LS86，导线三、实验电路与说明门电路是最简单、最基本的数字集成电路，也是构成任何复杂组合电路和时序电路的基本单元。

常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。

根据器件工艺，基本门电路有TTL门电路和CMOS门电路之分。

TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。

1. 74LS00—四2输入与非门功能与引脚：2. 74LS20—双4输入与非门功能与引脚：3. 74LS86—四2输入异或门功能与引脚：四、实验内容与步骤1. 74LS00功能测试：①74LS00插入IC插座；②输入接逻辑电平开关；③输出接LED显示器；④接电源；⑤拔动开关进行测试，结果记入自拟表格。

2. 74LS20功能测试：实验过程与74LS00功能测试类似。

3. 74LS86功能测试：实验过程与74LS00功能测试类似。

4. 用74LS00构成半加器并测试其功能：①根据半加器功能：S A B=，用74LS00设计一个半加器电路；=⊕，C AB②根据所设计电路进行实验接线；③电路输入接逻辑电平开关，输出接LED显示器；④通电源测试半加器功能，结果记入自拟表格。

5. 用74LS86和74LS00构成半加器并测试其功能：实验过程与以上半加器功能测试类似。

五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。

2.在报告中回答以下思考题：①如何判断逻辑门电路功能是否正常？②如何处理与非门的多余输入端？实验2 组合逻辑电路的设计与调试(设计性综合实验)一、实验目的1.熟悉编码器、译码器、数据选择器等MSI 的功能与使用；2.进一步掌握组合电路的设计与测试方法；3.学会用MSI 实现简单逻辑函数。

数电实验报告实验三译码显示电路姓名：学号：班级：院系：指导老师：2016年目录实验目的： (2)实验器件与仪器： (2)实验原理： (3)实验内容： (7)实验过程： (8)实验总结： (9)实验：实验目的：1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用实验器件与仪器：1.数字电路实验箱、数字万用表、示波器2.器件：74LS48、74LS194、74LS73、74LS00实验原理：1.数码显示译码器（1）七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，一个LED数码管可用来显示一位0~9十进制数和一个小数点。

小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随现实光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2~2.5V，每个发光二极管的点亮电流在5~10mA。

LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

（2）B CD码7段译码驱动器此类译码器有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码存锁/七段译码/驱动器。

驱动共阴极LED数码管。

A0、A1、A2、A3—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。

LT—灯测试输入端，LT= “0”时，译码输出全为“1”RBI—灭零输入端，RBI= “0”时，不显示多余的零。

BI/RBO—作为输入使用时，灭灯输入控制项。

作为输出端使用时，灭零输出端。

2.扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。

对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。

利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。

有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选路信号控制多路开关，先后送出（由高位到低位或由低位到高位）以为十进制的BCD码，如图（三）所示。

数字电路实验报告触发器答案(共9篇) 数字电路触发器的功能测试实验报告肇庆学院电子信息与机电工程学院数字电路课实验报告班姓名实验日期实验合作者：老师评定实验题目：触发器的功能测试一、实验目的（一）掌握基本RS触发器的功能测试。

（二）掌握集成触发器的电路组成形式及其功能。

（三）熟悉时钟触发器不同逻辑功能之间的相互转换。

（四）认识触发器构成的脉冲分频电路。

二、实验仪器：DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS00 74LS74 74LS76三、实验内容&amp;数据分析触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。

（注：此项内容必须在进实验室前完成。

）（一）测试基本RS触发器的逻辑功能用两个与非门组成基本RS触发器如图4-1，输入端R,S接逻辑电平开关输出插口，输出端Q、Q接逻辑电平显示插口，按表4-1要求测试。

表4-1 基本RS触发器特性表（输入低电平有效）图4-1 由74ls00连接成的基本RS触发器测试集成双JK触发器74LS76的逻辑功能1、测试RD、SD端的复位、置位功能74LS76逻辑符号如图4-2，对照其插脚（查阅附录B）取其中一JK触发器，RD、SD、J、K端分别接逻辑电平开关输出插口，CP接单次脉冲源（正脉冲），Q、Q接至逻辑电平显示输入插口。

要求在RD=0，SD=1以及SD=0，RD=1时任意改变J、K及CP的状态用“ⅹ”符号表示，观测Q、Q状态。

图4-2 74LS76管脚排列2、测试触发器的逻辑功能按表4-2的要求改变J、K、CP端状态，记录Q的状态变化，观察触发器状态的更新发生在CP脉冲（单脉冲）的上降沿还是下降沿？（注意RD、端的电平接法）表4-3 集成双JK触发器74LS76特性表2图4-2 JK触发器逻辑符号3、JK触发器的J、K端连在一起，构成T’触发器。

数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能.2．学会用“与非”门构成其他常用门电路的方法。

3．掌握组合逻辑电路的分析方法与测试方法。

4．学习组合逻辑电路的设计方法并用实验来验证.二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非"门(74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图,并根据集成片的引脚排列分配好各引脚。

3.画出用“异或”门和“与非”门组成的全加器电路。

(参照实验指导书P 。

75 图3—2-2）并根据集成片的引脚排列分配好各引脚。

4．设计一个电动机报警信号电路.要求用“与非”门来构成逻辑电路。

设有三台电动机，A 、B 、C 。

今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。

实验前设计好电动机报警信号电路。

设开机为“1”,停机为“0”；报警为“1”，不报警为“0”。

(写出化简后的逻辑式，画出逻辑图及引脚分配)三、实验步骤1． 逻辑门的各输入端接逻辑开关输出插口,门的输出端接由发光二极管组成的显示插口。

逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。

将测试结果填入表 1—2.判断测试是否正确。

图中A i 、B i 为加数，C i —1为来自低位的进位；S i 为本位和,C i 为向高位的进位信号.表1—23.根据设计好的电动机报警信号电路用74LS00集成片按图接线，并经实验验证.将测试结果填入表1—3。

表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平? 3．在全加器电路中,当A i=0,S i＊=1，C i=1时C i—1=？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验二 组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。

测试jk触发器的逻辑功能JK触发器是一种数字电路元件，常用于存储和控制信息的传输。

它由两个输入端（J和K）和两个输出端（Q和~Q）组成，具有一些基本的逻辑功能。

本文将详细介绍JK触发器的逻辑功能，并进行测试。

首先，JK触发器有四种可能的输入组合：00、01、10和11。

根据输入的不同组合，JK触发器能够实现不同的逻辑操作。

当输入为00时，JK触发器的状态不会改变。

无论之前的状态是什么，输出Q和~Q都保持不变。

这种状态只是用来维持之前的状态。

当输入为01时，JK触发器会将输出Q的状态改变为低电平（0），而输出~Q的状态会改变为高电平（1）。

这种状态称为“复位”，它能够重置之前存储的信息。

当输入为10时，JK触发器会将输出Q的状态改变为高电平（1），而输出~Q的状态会改变为低电平（0）。

这种状态称为“置位”，它能够存储信息并控制其他逻辑电路的操作。

当输入为11时，JK触发器会根据之前的状态来决定下一步的操作。

如果之前的状态是低电平（0），则触发器会执行复位操作；如果之前的状态是高电平（1），则触发器会执行置位操作。

为了测试JK触发器的逻辑功能，我们可以使用示波器、信号发生器和逻辑分析仪等设备来观察触发器的输入和输出信号。

首先，我们将J和K端的输入连接到信号发生器，以便产生不同的输入组合。

然后，将示波器的探头分别连接到Q和~Q的输出端，用于监测输出信号的变化。

通过改变信号发生器的输出信号，我们可以观察到JK触发器在不同输入组合下的逻辑功能。

例如，当输入是01时，我们可以看到Q的输出变为0，而~Q的输出变为1，显示触发器执行了复位操作。

另外，我们还可以使用逻辑分析仪来观察JK触发器的工作状态。

逻辑分析仪可以记录和分析触发器的输入和输出信号，帮助我们更好地理解触发器的逻辑功能。

通过测试JK触发器的逻辑功能，我们可以验证它是否按照预期进行操作。

如果触发器在不同的输入组合下表现出正确的逻辑行为，那么它可以用于各种数字电路设计和逻辑控制应用中。

三态输出触发器和锁存器实验报告1.引言三态输出触发器和锁存器是数字电路中常用的组合逻辑电路元件。

它们在计算机系统和通信系统中扮演着重要的角色。

本实验旨在通过实际操作和观察，了解三态输出触发器和锁存器的工作原理及其应用。

2.三态输出触发器2.1 三态输出触发器的基本原理三态输出触发器是一种具有三个输出状态的触发器。

它的输出可以处于高电平、低电平和高阻态之一。

在输入端给出使能信号时，触发器的输出会按照输入信号和触发器的特性进行相应的改变。

当使能信号为高电平时，输出根据输入信号和触发器的特性进行逻辑运算，将结果送到输出端。

当使能信号为低电平时，输出为高阻态，此时输出端不对外输出电信号。

2.2 三态输出触发器的应用三态输出触发器常用于总线控制、数据存储和数据传输等场景。

例如，在计算机系统中，总线控制器使用三态输出触发器来控制数据的传输和存储，实现数据的读写操作。

在通信系统中，三态输出触发器可以实现多路复用和分时复用等功能。

2.3 三态输出触发器的实验过程和结果在本实验中，我们使用了74LS125芯片来实现三态输出触发器。

首先，我们按照电路连接图将芯片与其他元件连接好。

然后，我们使用示波器对74LS125芯片的输出波形进行观测和记录。

接下来，我们通过改变使能信号的输入，观察输出波形的变化。

最后，我们根据实验结果总结出了74LS125芯片的使用方法和特性。

2.3.1 实验材料和设备•74LS125芯片•示波器•电缆和连接线•电源2.3.2 实验步骤1.连接电路：根据电路连接图将74LS125芯片与其他元件连接好。

2.设置示波器：将示波器连接到74LS125芯片的输出端，设置示波器的参数。

3.提供电源：为电路提供适当的电源。

4.观测波形：通过改变使能信号的输入，观测并记录输出波形的变化。

5.分析结果：根据实验结果分析74LS125芯片的使用方法和特性。

2.3.3 实验结果在实验过程中，我们观测到了使能信号和输出波形之间的关系。

湖南工学院教案用纸p.1 实验1 基本门电路逻辑功能测试(验证性实验)一、实验目的1.熟悉基本门电路图形符号与功能；2.掌握门电路的使用与功能测试方法；3.熟悉实验室数字电路实验设备的结构、功能与使用。

二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED发光显示器，74LS00，74LS20，74LS86，导线三、实验电路与说明门电路是最简单、最基本的数字集成电路，也是构成任何复杂组合电路和时序电路的基本单元。

常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。

根据器件工艺，基本门电路有TTL门电路和CMOS门电路之分。

TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。

1. 74LS00—四2输入与非门功能与引脚：2. 74LS20—双4输入与非门功能与引脚：3. 74LS86—四2输入异或门功能与引脚：四、实验内容与步骤1. 74LS00功能测试：①74LS00插入IC插座；②输入接逻辑电平开关；③输出接LED显示器；④接电源；⑤拔动开关进行测试，结果记入自拟表格。

2. 74LS20功能测试：实验过程与74LS00功能测试类似。

3. 74LS86功能测试：实验过程与74LS00功能测试类似。

4. 用74LS00构成半加器并测试其功能：①根据半加器功能：S A B=，用74LS00设计一个半加器电路；=⊕，C AB②根据所设计电路进行实验接线；③电路输入接逻辑电平开关，输出接LED显示器；④通电源测试半加器功能，结果记入自拟表格。

5. 用74LS86和74LS00构成半加器并测试其功能：实验过程与以上半加器功能测试类似。

五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。

2.在报告中回答以下思考题：①如何判断逻辑门电路功能是否正常？②如何处理与非门的多余输入端？湖南工学院教案用纸p.2实验2 组合逻辑电路的设计与调试(设计性综合实验)一、实验目的1.熟悉编码器、译码器、数据选择器等MSI的功能与使用；2.进一步掌握组合电路的设计与测试方法；3.学会用MSI实现简单逻辑函数。

（完整版）触发器教案第9章触发器【课题】9.1 概述【教学⽬的】了解触发器的特点和分类。

【教学重点】1.触发器的基本概念和基本特点。

2.触发器的分类。

【教学难点】触发器的不同触发⽅式。

【教学⽅法】讲授法【参考教学课时】1课时【教学过程】⼀、复习提问简要叙述组合逻辑电路的结构特点和功能特点。

⼆、新授内容1．触发器的基本特点（1）触发器由门电路构成，它有⼀个或多个输⼊端，有两个互补输出端。

（2）触发器有两个稳定状态，在外加信号的触发下，可以从⼀个稳态翻转为另⼀稳态。

（3）触发器的输出状态，不仅与当前的输⼊信号有关，还与电路原来的状态有关。

2．触发器的控制信号（1）置位、复位信号。

（2）时钟脉冲信号CP。

（3）外部激励信号。

3．触发器的种类（1）根据有⽆时钟脉冲触发可分为两类：⽆时钟触发器与时钟控制触发器。

（2）根据电路结构不同可分为3类：同步RS触发器、主从触发器和边沿触发器。

（3）根据逻辑功能不同可分为5类：RS触发器、JK触发器、D触发器、T触发器和T 触发器。

三、课堂⼩结1．触发器的基本特点。

2．触发器的控制信号。

3．触发器的种类。

四、课堂思考什么是触发器？它和门电路有什么区别？五、课后练习P198 想⼀想2。

【课题】9.2 RS触发器【教学⽬的】掌握RS触发器的电路结构、⼯作原理及逻辑功能。

【教学重点】1.基本RS触发器的电路组成。

2.基本RS触发器的逻辑符号、真值表、逻辑功能。

3.同步RS触发器的特点、时钟脉冲的作⽤。

4.同步RS触发器的逻辑符号、真值表、逻辑功能。

5.会绘制RS触发器的波形图。

【教学难点】根据输⼊信号波形绘制RS触发器的波形图。

【教学⽅法】讲授法【参考教学课时】2课时【教学过程】⼀、复习提问提问与、或、⾮基本门电路的逻辑功能。

⼆、新授内容9.2.1 基本RS触发器1. 电路结构及逻辑符号2. 逻辑功能3．波形分析（举例分析）4. 基本RS触发器的主要特点5. 集成RS触发器9.2.2 同步RS触发器1.电路结构和逻辑符号2.逻辑功能3．波形分析（举例分析）4. 同步RS触发器的主要特点三、课堂⼩结1．基本RS触发器2．同步RS触发器四、课堂思考基本RS触发器有何逻辑功能？哪种情况应当避免？五、课后练习1. P202 思考与练习题：2、3。

实验一、集成运算放大器的基本应用一、实验目的1. 研究用集成运算放大器组成的比例求和电路的特点及性能。

2. 了解运算放大器在实际应用时应考虑的一些问题。

二、预习要求1. 复习集成运放线性应用部分内容，并根据实验电路参数计算各电路输出电压的理论值。

2. 在反相加法器中，如和均采用直流信号，并选定= －1 V ，当考虑到运算放大器的最大1i u 2i u 2i u 输出幅度（±12 V ）时，则的大小不应超过多少伏？1i u 3. 为了不损坏集成块，实验中应注意什么问题？三、实验原理集成运算放大器是一种具有高电压放大倍数的直接耦合多级放大电路。

当外部接入不同的线性或非线性元器件组成输入和负反馈电路时，可以灵活地实现各种特定的函数关系。

在线性应用方面，可组成比例、加法、减法、积分、微分和对数等模拟运算电路。

1.理想运算放大器特性在大多数情况下，将运放视为理想运放，就是将运放的各项技术指标理想化。

满足下列条件的运算放大器称为理想运放：开环电压增益 ；∞=Vd A 输入阻抗 ；∞=i R 输出阻抗 ；0=o R 带宽；∞=BW f 失调与漂移均为零等。

失调与漂移均为零等。

理想运放在线性应用时的两个重要特性：（1）输出电压与输入电压之间满足关系式o U)(-+-=U U A U Vd o 由于，而为有限值，因此，。

即，称为“虚短”。

∞=Vd A o U V U U 0≈--+-+≈U U （2）由于，故流进运放两个输入端的电流可视为零，即，称为“虚断”。

这∞=i R 0==-+i i 说明运放对其前级吸取电流极小。

上述两个特性是分析理想运放应用电路的基本原则，可简化运放电路的计算。

在应用集成运算放大器时，需要知道它的几个引脚的用途。

图4-0所示的是µA470集成运算放大器的外形、引脚和符号图，它有双列直插式[ 图4-0（a ）]和圆壳式两种封装。

这种运算放大器需要与外电路相接的是通过7个引脚引出的。