数字逻辑电路分析题(重点应该是最后四个图)

数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。

·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。

A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。

A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。

A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。

C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。

A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。

A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。

DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。

AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。

101 010112．不与十进制数（）10等值的数或代码为 C 。

A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。

A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。

A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。

1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。

解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。

题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。

解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。

题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。

题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。

时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。

Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。

如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。

题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。

题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。

题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。

第一章1. 什么是模拟信号？什么是数字信号？试举出实例。

模拟信号-----指在时间上和数值上均作连续变化的信号。

例如，温度、压力、交流电压等信号。

数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。

例如，在数字系统中的脉冲信号、开关状态等。

2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。

●电路中的半导体器件一般都工作在开、关状态。

●电路结构简单、功耗低、便于集成制造和系列化生产。

产品价格低廉、使用方便、通用性好。

●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。

3. 数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。

组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。

组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。

时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。

时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。

4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。

最佳方案应满足全面的性能指标和实际应用要求。

所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。

5. 把下列不同进制数写成按权展开形式。

(1) (4517.239)10 (3) (325.744)8(2) (10110.0101)2 (4) (785.4AF)16解答（1）(4517.239)10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）(325.744)8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3 (4) (785.4AF)16 = 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-36.将下列二进制数转换成十进制数、八进制数和十六进制数。

1习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。

解：由电路图得真值表如下所示：所以：AB 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比较器的功能。

A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。

[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。

2解：电路的逻辑函数表达式为：(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪⎨=⎪⎩时）；输出高阻态（时）电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。

电路实现数据选择器的功能。

[题3.3] 图题3.3是一个密码锁控制电路。

开锁条件是必须将开锁开关闭合，且要拨对密码。

如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。

否则，开锁信号为0，报警信号为1。

试分析该电路的密码是多少。

解：1Y S ABCD =⋅2Y S ABCD =⋅分析电路可知：电路的密码是1001。

[题3.4] 图题3.4所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。

其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。

试分析图示电路的逻辑功能。

3解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。

[题3.5] 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A 、B 、C ），两个备用电梯。

当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。

现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y 1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y 2），使备用电梯主电源接通，处于可运行状态。

资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。

5、[X]反=0.1111，[X]补= 0.1111。

6、-9/16的补码为1.0111，反码为1.0110 。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、，其最小项之和形式为_ 。

11、RS触发器的状态方程为__，约束条件为。

12、已知、，则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。

（5分）答：7进制计数器。

4、下图为PLD电路，在正确的位置添 * ，设计出函数。

（5分）5分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解： 2分该组合逻辑电路是全加器。

以上8分2、分析以下电路，其中X为控制端，说明电路功能。

第一、二章 数制转换及逻辑代数一、完成下列数制转换二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。

1、 Y= +CD 3、Y= D 5、Y=A+2、Y=C4、Y= A B6、Y=ABC+三、用公式法化简为最简与或式四、证明利用公式法证明下列等式1、 + +BC+ = + BC2、AB+BCD+ C+ C=AB+C3、 A +BD+CBE+ A+D4、AB++ A + B= )5、 AB(C+D)+D+ (A+B)( + )=A+B +D五、用卡诺图化简函数为最简与 -或表达式1、Y （A ，B ，C ，D ）= B+ C+ +AD2、Y （A ，B ，C ，D ）= C+AD+ （ B+C ） +A +3、 Y （A ，B ， C ，D ）=4、Y （A ，B ，C ，D ）=5、 Y （A ，B ， C ，D ）=+ （5,6,7,13,14,15）11001)2=( 46BE.A ) 16=( 32)10=(） 10；）2=（）2；） 8421BCD ；( 6AB ) 16= ( )10 110101.01)2=( 32.6) 10= () 10）10）余 3码1、Y= C+ A3、Y=(A+B)2、Y= C+BC+A C+ABC4、 Y=A (C+D)+D+5、 Y A B AB BC BC6、Y (A ，B ，C ，D )= + (6,14)7、Y (A ，B ，C ，D )=+ (3,4,13)8、Y(A ，B ，C ，D) m(0，1，4，6，9,13) d (2，3，5，11)六、1、逻辑函数的表达方法有：逻辑函数表达式，逻辑图， ， ____。

2、数字电路可进行 __ 运算， __ 运算，还能用于 __ 。

3、若用二进制代码对 48 个字符进行编码，则至少需要 位二进制数。

4、 要用 n 位二进制数为 N 个对象编码，必须满足 。

5、逻辑函数进行异或运算时， 若“ 1的”个数为偶数个， “ 0的”个数为任意个，则运算结果必为七、选择题5、下列各门电路符号中，不属于基本门电路的是 （ ）6、逻辑函数F A (A B) (）A．BB ．AC ． A BD ． A B八、判断题1、在时间和幅值上都不连续的信号是数字信号，语音信号不是数字信号。

一、填空题（共15空，每空2分，共30分）1.二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。

2. 十进制数 -13的8位二进制补码为____11110011________。

3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。

4. 逻辑表达式''=++()Y AB C D 的反演式为(())Y A B C D '''''=+。

5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。

6. 基本RS 触发器的约束条件是_____RS=0____。

7. 写出两个逻辑变量A 、B 的全部最小项,,,AB A B AB A B ''''。

8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系01A E N Y EN ''=⎧=⎨'=⎩高阻态。

9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。

8题图 9题图10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。

11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。

12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。

13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。

14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。

15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。

第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。

图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CA B CBA B CAA B CF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。

故该电路为“一致性电路”。

○4实现该电路功能的简化电路如图2所示。

图24．设计一个组合电路，该电路输入端接收两个2位二进制数A=A2A1,B=B2B1。

当A＞B时，输出Z=1，否则Z=0。

解答○1根据比较两数大小的法则，可写出输出函数表达式为○2根据所得输出函数表达式，可画出逻辑电路图如图6所示。

图66．假定X=AB代表一个2位二进制数，试设计满足如下要求 (2) Y=X3(Y也用二进制数表示。

)○1假定AB表示一个两位二进制数，设计一个两位二进制数立方器。

由题意可知，电路输入、输出均为二进制数，输出二进制数的值是输入二进制数AB的立方。

由于两位二进制数能表示的最大十进制数为3，3的立方等于27，表示十进制数27需要5位二进制数，所以该电路应有5个输出。

假定用TWXYZ表示输出的5位二进制数，根据电路输入、输出取值关系可列出真值表如表4所示。

由真值表可写出电路的输出函数表达式为T=AB,====BWAB,ZA,Y0,X根据所得输出函数表达式，可画出用与非门实现给定功能的逻辑电路图如图9所示。

图98．设计一个“四舍五入”电路。

该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出F 的值为1，否则F 的值为0。

解答○1 根据题意，可列出真值表如表5所示。

表5○2 由真值表可写出输出函数表达式为 F(A,B,C,D)=∑m(5~9)+∑d(10~15)经化简变换后，可得到最简与非表达式为○3逻辑电路图如图11所示。

一、 填空题（40分，每空2分，除非特殊声明）1、(57.25)10=(111001.01 )2 = ( 71.2 )8; -26的二进制反码为（100101 ），补码为（ 100110 ）。

（每空一分）2、为了给345位同学进行2进制编码，至少需要（ 9 ）位编码位数3、写出图1中Y=( 同或 )图14. 在图2中，当输入为高电平，C 端接地，则输出为( 高阻抗 )图25. Y=（A+(BC)’）’+D, 则 Y ’=(( A+B ’+C ’)D ’ )6. 在图3中，T1属于 P 沟道增强 型三极管。

当输入U i 为高电平时，___T2___导通，输出U o 为__低电平_____。

图37. 组合逻辑电路和时序逻辑电路的根本区别在于_组合电路无记忆功能，时序电路有记忆T1T2功能，_ 体现在电路上为：___组合电路无反馈，时序电路有反馈____。

8. 请写出JK 触发器的特性方程___Q*=JQ ’+K ’Q_______________.9. 用JK 触发器转换为T 触发器功能，那么J= T ；K= T 。

（每空一分） 10. 为构成4096×8的RAM ，需要 8 片1024×4的RAM 。

11. 状态机分为米利和摩尔两种类型，某状态机电路，输入为X 、状态变量为Q 0Q 1Q 2，若输出为Y= X’Q 0Q 2’，则该状态机属于 米利 型。

12. 施密特触发器、单稳态触发器和多谐振荡器中，__施密特触发器_____的稳态数最多。

13. 10位倒T 电阻网络DA 转换器。

如图4，当输入为10 0000 0000时，输出电压为V o =5V 则 V REF 为 10 V 。

14. 某D/A 转换器中，输入的数字量为8位，则其理论转换精度为___1/255_______。

9、图2中，用555定时器组成的多谐振荡器电路中，若R1= 10k Ω，R2=5k Ω, C=0.01μF ，Vcc=10V ，则该电路的震荡频率为 5/ln2= 7.2 kHz 。