数字电子技术时序逻辑电路
- 格式:pptx
- 大小:1.44 MB
- 文档页数:56
第六章 时序逻辑电路(14课时)本章教学目的、要求:1.掌握时序逻辑电路的分析方法。
2.掌握常用时序逻辑部件:寄存器、移位寄存器、由触发器构成的同步二进制递 增计数器和异步十进制递减计数器,及由集成计数器构成任意进制计数器。
3.熟悉常用中规模集成时序逻辑电路的逻辑功能及使用方法。
4.掌握同步时序逻辑电路的设计方法。
重点:时序逻辑电路在电路结构和逻辑功能上的特点;同步时序逻辑电路的分析方法;常用中规模集成时序逻辑电路的逻辑功能及使用方法;由集成计数器构成任意进制计数器。
难点:同步时序逻辑电路的设计方法第一节 概述(0.5课时)一、定义:1.定义:任一时刻电路的稳定输出不仅取决于当时的输入信号,而且还取决于电路原来的状态。
2.例:串行加法器:指将两个多位数相加时,采取从低位到高位逐位相加的方式完成相加运算。
需具备两个功能:将两个加数和来自低位的进位相加, 记忆本位相加后的进位结果。
全加器执行三个数的相加运算, 存储电路记下每次相加后的运算结果。
CP a i b i c i-1(Q ) s i c i (D )0 a 0 b 0 0 s 0 c 0 1 a 1 b 1 c 0 s 1 c 1 2 a 2 b 2 c 1 s 2 c2 3.结构上的特点:①时序逻辑电路通常包含组合电路和存储电路两部分,存储电路(触发器)是必不可少的;②存储器的输出状态必须反馈到组合电路的输入端,与外部输入信号共同决定组合逻辑电路的输出。
∑CI COCLKC1<1DQ 'Qia ic i-1c ib is 串行加法器电路二、时序电路的功能描述原状态:q1, q2, …, q l新状态:q1*,q2 *,…,q l*1.逻辑表达式。
Y = F [X,Q] 输出方程。
Z = G [X,Q] 驱动方程(或激励方程)。
Q* = H [Z,Q] 状态方程。
2.状态表、状态图和时序图。
三、时序电路的分类1. 按逻辑功能划分有:计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。
数字电子技术(第5版)第6章时序逻辑电路1.(334)利用()可以把集成计数器设计成初态不为零的计数器。
答案.反馈置数法2.(318)时序逻辑电路由( ) 和( ) 两部分组成。
答案.组合电路存储电路3.(337)一个4位的扭环形计数器有()个状态。
答案. 84.(335)集成计数器的级联方式有()和()两种方式。
答案.异步同步5.(333)利用()和()可以改变集成计数器的计数长度。
答案.反馈归零法反馈置数法6.(332)一个模为24的计数器,能够记录到的最大计数值是()。
答案. 237.(331)计数器的模表示计数器的()计数长度。
答案.最大8.(329)构成时序电路的各触发器的时钟输入端都接在一起,这种时序电路称为()。
答案.同步时序电路9.(328)时序电路的输出不仅与电路的()有关,还与电路的()有关。
答案.现态输入信号10.(327)摩尔型时序电路的输出仅由电路的()决定,而与电路的( ) 无关。
(注:教材中没有讲述摩尔型电路的概念,故删去此题)答案.现态输入信号11.(326) 时序逻辑电路的功能描述有 ( ) 、 ( ) 、 ( ) 、 ( ) 。
答案. 逻辑方程式 状态表 状态图 时序图12.(330) 异步时序电路中的各触发器的状态转换 ( )同一时刻进行的。
答案. 不是在13.(336) 一个4位的环形计数器有( )个状态。
答案. 414.(325) 时序逻辑电路可分为 ( ) 和 ( ) 两大类。
答案. 同步时序电路 异步时序电路15.(354) 分析如图7307所示电路,说明其功能。
图7307输 入输 出CR LD T CT P CT CP 3D 2D 1D 0D 3Q 2Q 1Q 0QCO0 × × × × × × × × 000 10××↑3d 2d 1d 0d 3d 2d 1d 0d1111↑×××× 计数 110×××××× 保持 11××××××保持答案. 经分析知,采用了74LS160的同步置数功能。
第六章时序逻辑电路(选择、判断共30题)一、选择题1.同步计数器和异步计数器比较,同步计数器的显著优点是。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P控制。
2.把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
A.4B.5C.9D.203.下列逻辑电路中为时序逻辑电路的是。
A.变量译码器B.加法器C.数码寄存器D.数据选择器4.N个触发器可以构成最大计数长度(进制数)为的计数器。
A.NB.2NC.N2D.2N5.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N6.五个D触发器构成环形计数器,其计数长度为。
A.5B.10C.25D.327.同步时序电路和异步时序电路比较,其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8.一位8421B C D码计数器至少需要个触发器。
A.3B.4C.5D.109.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用级触发器。
A.2B.3C.4D.810.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存器中。
A.1B.2C.4D.811.用二进制异步计数器从0做加法,计到十进制数178,则最少需要个触发器。
A.2B.6C.7D.8E.1012.某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲,欲构成此分频器至少需要个触发器。
A.10B.60C.525D.3150013.某移位寄存器的时钟脉冲频率为100K H Z ,欲将存放在该寄存器中的数左移8位,完成该操作需要时间。
A.10μSB.80μSC.100μSD.800m s 14.若用J K 触发器来实现特性方程为,则J K 端的方程为 。
AB Q A Q n 1n +=+A.J =A B ,K = B.J =A B ,K = C.J =,K =A B D.J =,K =A B B A +B A B A +B A 15.要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需要 片。